



TITLE:

非同期回路の設計とマイクロプロ
セッサの設計に関する研究(
Dissertation_全文)

AUTHOR(S):

井上, 訓行

CITATION:

井上, 訓行. 非同期回路の設計とマイクロプロセッサの設計に関する研究. 京都大学, 1996, 博士(工学)

ISSUE DATE:

1996-09-24

URL:

<https://doi.org/10.11501/3118731>

RIGHT:

②

非同期回路の設計とマイクロ プロセッサの設計に関する研究

平成 8 年 6 月

井上訓行

目 次

第1章 まえがき	1
第2章 S Rラッチによる非同期回路の設計	7
2.1 はじめに	7
2.2 非同期回路の設計	9
2.3 S Rラッチ	11
2.3.1 S Rラッチの論理的解析	13
2.3.2 遅れを考慮した場合の解析	15
2.4 S Rラッチによる設計	22
2.4.1 NANDラッチによる設計	22
2.4.2 NORラッチによる設計	25
2.5 S Rラッチによる設計の特徴	27
2.6 設計例	29
2.7 P L AとROMによる非同期回路の合成	32
2.7.1 S Rラッチ付きP L A	33
2.7.2 P L Aの面積	37
2.7.3 R O Mによる合成	38
2.8 おわりに	41
第3章 非同期回路理論に基づくフリップフロップの設計	44
3.1 はじめに	44

3.2 Dラッチの設計	45	4.3.3 マイクロ命令と機械語のロードモード	103
3.3 Dフリップフロップの設計	47	4.4 ソフトウェア構成	105
3.4 JKフリップフロップの設計	60	4.4.1 マイクロアセンブラ	105
3.4.1 エッジトリガ型JKフリップフロップ	60	4.4.2 クロスアセンブラ	108
3.4.2 マスタスレーブ型JKフリップフロップ	63	4.4.3 デバッグ支援	111
3.4.3 入力変化に制限があるJKフリップフロップ	69	4.5 プロセッサの開発手順	113
3.4.4 本質的ハザード	75	4.6 制御方式の変換	117
3.5 特殊なフリップフロップの設計	78	4.7 教育への応用	124
3.5.1 エッジセンシングマスタスレーブ型 JKフリップフロップ	78	4.7.1 計算機設計とアーキテクチャ教育	124
3.5.2 ダブルエッジトリガ型JKフリップフロップ	80	4.7.2 開発されたプロセッサの例	125
3.6 おわりに	89	4.7.3 教育システムとしての評価	126
第4章 マイクロプロセッサの設計開発システム	93	4.8 おわりに	131
4.1 はじめに	93	第5章 あとがき	135
4.2 開発システムのアーキテクチャ	94	謝辞	137
4.2.1 プロセッサチップの選択	94		
4.2.2 制御方式の検討	95		
4.3 ハードウェア構成	96		
4.3.1 MDボードのハードウェア	96		
4.3.2 MDボードの動作	101		

第1章 まえがき

論理システムの基本構成要素は論理ゲートである。論理ゲートと配線から成る論理回路はその動作から同期回路と非同期回路に分けられる。同期回路は外部から与える同期信号（クロックパルス）に回路の動作を同期させる方式であり、非同期回路は同期信号を用いず回路の遅延に依存して動作を進める方式である。

同期回路はクロックパルスに同期させることによって素子や配線のばらつきによるタイミングの問題を回避できるので回路構成が簡単になり、マイクロプロセッサなどの大規模なシステムではほとんど同期回路が用いられる。その基本構成要素はゲートとフリップフロップであり、フリップフロップにクロックパルスを与えることによって同期がとられる。

一方、非同期回路は高速回路が実現できるが、ゲートと配線の遅延からハザードやレースの問題が生じ[1]、回路構成が複雑になるため、システム全体を非同期回路で構成することは難しい。しかし、独立に動作するシステムの相互接続や同期システムの基本構成要素は非同期回路である。前者にはアービタ[2]などがあり、後者にはフリップフロップがある。フリップフロップはそれ自体はクロックを特別の入力とはみなさない非同期回路である。すなわち非同期回路

で構成されたフリップフロップが、クロックパルスを特別の同期信号とみなすことによって同期回路の構成要素となり、複雑な論理システムを構成している。

フリップフロップは広く使用されており、多くの回路が知られている[3]～[6]。しかし、同期回路の構成要素として、その動作は論じられているが[4][5]、非同期回路理論にもとづいて理論的、系統的に設計されることは比較的少ない。このため、論理的に同じ回路が別名で呼ばれたり（Dフリップフロップのマスタスレーブ型とエッジトリガ型など[7]）、論理的に異なる動作をするものが同名で呼ばれたり（ある種のJKフリップフロップなど[3]）している。これらの異同を明確にしておく必要がある。

半導体集積回路技術の進展により、複雑な論理システムが比較的容易に開発できるようになっている。特に高密度のプログラム可能なLSIが利用可能になり、大学等の研究室内においても必要な機能を持つICを開発できるようになってきている[8][9]。これらはほとんど同期回路である。CADシステムを用いた大規模な同期回路を設計するための開発システムを構築する必要が生じている。また、情報工学教育においてもLSI設計教育が重要になり[9]～[12]、このための実験実習環境を整備する必要がある。

本文では、まず、SRラッチによる非同期回路の設計法について

述べ、次にその設計法にもとづいて同期回路の構成要素となるフリップフロップを理論的に設計する。最後にフリップフロップを構成要素とした同期回路で複雑なシステムを開発するためのシステムについて述べる。

本論文の構成

第1章では本研究の背景と目的を明らかにし、本研究の内容を概説した。

第2章ではSRラッチによる非同期回路の設計法について述べる。非同期回路は組合せ回路にフィードバックループと遅延素子を挿入することによって実現されるが[1]、この遅延素子の代わりに、ループにNANDまたはNORゲート2個をたすきがけにしたSRラッチを挿入して設計することもできる[13][14]。この方法はSRラッチによる設計法と呼ばれ、その特徴は非同期回路の設計における最大の問題の1つであるハザードを、余分のゲートを追加することなく除去できることである[14]。

第3章では非同期回路理論にもとづいて同期回路の構成要素となるフリップフロップを理論的、系統的に設計する。その結果広く使用されているほとんどのDフリップフロップとJKフリップフロップが設計され、各々の論理的特性が明らかにされる[3]。さらに特殊

なフリップフロップとしてエッジセンシングマスタスレーブ型フリップフロップ[3][4]とダブルエッジトリガ型フリップフロップ[3][15]が設計され、第2章で述べたSRラッチによる設計法が有効であることが示される。

第4章ではフリップフロップを基本構成要素とする同期回路の設計開発システムについて述べる。最も複雑な論理システムであるマイクロプロセッサを設計対象としFPGA(Field Programmable Gate Array)上にマイクロプロセッサを実現するためのシステムが構築されている[9][10]。このシステムはすべてRAM構造のLSI(FPGAとメモリ)から成る特徴のあるシステムであり、計算機工学の実験実習教育に応用され、多数のマイクロプロセッサが開発されている。

最後に第5章では本論文で得られた結果を要約する。

参 考 文 献

- [1] S.H.Unger: Asynchronous Sequential Switching Circuits, Wiley-Inter-Science, New York(1969).
- [2] J.Calvo, J.I.Acha and M.Valencia: Asynchronous Modular Arbiter, IEEE Transactions on Computers, Vol. C-35, No. 1, pp. 67-70(1986).

- [3] 井上訓行, 奥川峻史: 非同期回路理論によるラッチとフリップフロップの設計, 電子通信学会技術研究報告, CPSY86-58(1987).
- [4] F.J.Hill and G.R.Peterson: Introduction to Switching Theory and Logical Design, 3rd ed., John Wiley & Sons, New York(1981).
- [5] S.Muroga(室賀三郎, 笹尾勤訳): 論理設計とスイッチング理論, 共立出版(1981).
- [6] Texas Instruments: The Bipolar Digital Integrated Circuits Data Book(1976).
- [7] S.Okugawa and N.Inoue: Systematic Design of D Flip-flops Using Two State Variables, Electronics Letters Vol.23, No. 17, pp. 909-910(1987).
- [8] 富田昌宏, 澄川文徳, 菅沼直昭, 平野浩太郎: 汎用エンジン RM-IIの構成, 情報処理学会論文誌, Vol. 35, No. 4, pp. 636-644 (1994).
- [9] 井上訓行: FPGAを用いたマイクロプロセッサ開発システムとその教育への応用, 電子情報通信学会技術研究報告, CPSY94-58(1994).
- [10] 井上訓行: 計算機アーキテクチャ教育とその支援環境, 情報処理学会論文誌, Vol. 35, No. 2, pp. 155-163(1994).

- [11] 神原弘之, 安浦寛人: 計算機教育用マイクロコンピュータの開発とその応用, 情報処理, Vol. 33, No. 2, pp. 118-127(1992).
- [12] 末吉敏則: 教育へのFPGA応用例, 情報処理, Vol. 35, No. 6, pp. 519-529(1994).
- [13] D. B. Armstrong, A. D. Friedman and P. R. Menon: Realization of Asynchronous Sequential Circuits Without Inserted Delay Elements, IEEE Transactions on Computers, Vol. C-17, No. 2, pp. 129-134(1968).
- [14] 井上訓行, 奥川峻史: SRラッチによる非同期回路の設計, 情報処理学会論文誌, Vol. 28, No. 10, pp. 1051-1059(1987).
- [15] S. H. Unger: Double-Edge-Triggered Flip-flops, IEEE Transactions on Computers, Vol. C-30, No. 6, pp. 447-451(1981).

第2章 SRラッチによる非同期回路の設計

2.1 はじめに

順序回路は遷移表が与えられたとき, 各状態に状態変数を割り当て, 状態変数の論理式を導くことによって設計される. 非同期式順序回路ではレースがないように状態を割り当て, ハザードがないよう(ハザードフリー)に論理式を求めなければならない[1].

SRラッチは単独で用いられることは少ないが, 非同期式順序回路の基本構成要素として広く利用されている. SRラッチによる設計法は順序回路の状態変数1つにSRラッチ1個を割り当て, 各ラッチのS, R入力を求めて非同期回路を設計する方法である[2][3]. この方法では, 論理式をハザードフリーに導く必要はない. 入力にハザードがある場合のSRラッチの動作については, 明確にされているとはいえない.

本章では, SRラッチを解析し $SR=0$ のもとではS, R入力と同時に変化しても安定に動作し, S, R入力にハザード(NANDラッチでは静的0ハザード, NORラッチでは静的1ハザード)があっても出力に影響しないことを明確にする. この結果S, R入力を2段回路(1段はラッチのゲートを利用するので実質1段回路)で構成すれば, NANDラッチでは静的1ハザードが, NORラッチでは

静的 0 ハザードがなく、いずれにも動的ハザードはない。したがってハザードの問題を生じないことがわかる。即ち、SR ラッチによる設計法では、SR フリップフロップを使って同期回路を設計すると、状態割当てを除いて、同じ方法で非同期回路が設計できることになる[3]。

つぎに、PLA や ROM などのアレイロジックを用いて非同期式順序回路を実現する方法を考察する。AND-OR 2 段回路に存在する静的 1 ハザードは SR ラッチによって吸収されるので、アレイの中に SR ラッチを内蔵した PLA を考える。この PLA は OR アレイの出力部にたすきがけ回路を入れることによって、外部に付加回路を付けずに SR ラッチの機能を持つ。したがって、SR ラッチによる設計法をそのまま適用して非同期式順序回路を実現できる。最後に ROM による非同期式順序回路の実現について述べる。

2.2 非同期式順序回路の設計

順序回路は、現在の入力を X 、現在の状態を Q 、出力を Z 、次の状態を $Q^{(1)}$ とすると

$$\begin{aligned} Z &= \omega(X, Q) \\ Q^{(1)} &= \delta(X, Q) \end{aligned} \quad (2.1)$$

で定義される。ここで ω は出力関数、 δ は遷移関数である。入力、出力、状態はそれぞれ n, m, q 個の 2 値変数の組み合わせで表され


$$\begin{aligned} X &= (x_1, x_2, \dots, x_n) \\ Z &= (z_1, z_2, \dots, z_m) \\ Q &= (y_1, y_2, \dots, y_q) \end{aligned} \quad (2.2)$$

と書くことができる。 $x_i (i=1 \sim n)$, $z_j (j=1 \sim m)$, $y_k (k=1 \sim q)$ はそれぞれ入力変数、出力変数、状態変数である。(2.1) 式をこれらの変数を用いて


$$\begin{aligned} z_j &= g_j(x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_q) \\ y_i^{(1)} &= Y_i = f_i(x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_q) \end{aligned} \quad (2.3)$$

と表すことができる。ここで $f_i (i=1 \sim q)$, $g_j (j=1 \sim m)$ は状態遷移および出力を決める論理関数であり、 Y_i は y_i の次の値 $y_i^{(1)}$ である。

非同期式順序回路では(2.3)式は図 2.1(a)の形で実現される。組合せ回路は(2.3)式の f_i と g_j を実現する $(n+q)$ 入力 $(m+q)$ 出力の論



(a) 遅延素子による構成



(b) S R ラッチによる構成

図 2.1 非同期式順序回路

理回路である。

S R ラッチを用いて Y_i を表すと図 2.1 (b) の形で実現される。

S_i, R_i は

$$S_i = s_i(x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_q)$$


$$R_i = r_i(x_1, x_2, \dots, x_n, y_1, y_2, \dots, y_q) \quad (2.4)$$

で表される論理式である ($i=1 \sim q$)。

本章では S R ラッチを用いて非同期式順序回路を図 2.1 (b) の形で実現する方法について述べる [3]。本章で扱う非同期式順序回路は、基本モードで動作し入力と同時に 2 つ以上変化しない (Single Input Change) と仮定する [1]。また、クリティカルレースがないように状態割当されており、もし本質的ハザードがあれば物理的に回避できるものとする。

2.3 S R ラッチ

非同期回路の基本要素となる S R ラッチについて述べる。図 2.2 (a), (b) に示すように S R ラッチは NAND ゲートまたは NOR ゲート 2 個で構成され、それぞれ NAND ラッチ、NOR ラッチと呼ばれている。このラッチの特性表と励起表を図 2.2 (c), (d) に示す。図 2.2 (d) は同期回路で使用する S R フリップフロップの励起表とまったく同じである。



(a) NANDラッチ

(b) NORラッチ

S	R	NAND		NOR	
		Y	\bar{Y}	Y	\bar{Y}
0	0	y	\bar{y}	y	\bar{y}
0	1	0	1	0	1
1	0	1	0	1	0
1	1	1	1	0	0

(c) 特性表

y	Y	S	R
0	0	0	d
0	1	1	0
1	0	0	1
1	1	d	0

(d) 励起表

図 2.2 S R ラッチ

2.3.1 S R ラッチの論理的解析

S R ラッチを設計に利用するため、まず論理的に解析する。図 2.2 (a), (b) は図 2.3 (a), (b) のように書き換えることができ、そのときの遷移表は図 2.2 (c), (d) となる。Y は NAND ラッチでは、

$$Y = S + \bar{R} y \quad (2.5)$$

NOR ラッチでは

$$Y = \bar{R} S + \bar{R} y \quad (2.6)$$

となる。

S R = 1 のとき次の問題を生ずる。


(1) S R が 11 → 00 と変化したとき、次の状態が確定しない (図 2.3 (c)(d))。基本モードで考えると、回路の入力は 1 つしか変化しないが、回路の内部では S と R が同時に変化する可能性はある。

(S R が 00 → 11, 01 → 10, 10 → 01 と変化しても問題はない。)

(2) 図 2.2 (a), (b) において S R = 1 のとき、安定状態ではあるが、出力は NAND ラッチでは両方 1, NOR ラッチでは両方 0 となり、出力の相補関係は保たれない (図 2.2 (c))。

(3) (2.5) 式 (2.6) 式からわかるように NAND ラッチと NOR ラッチの論理式が異なる。

以上の理由からふつう S R = 0 を満たすように使用される。このとき (2.5) 式 (2.6) 式は



$\bar{S} \bar{R}$ y	00	01	11	10
0	1	1	0	0
1	1	1	1	0

(c) NANDラッチの遷移表

SR y	00	01	11	10
0	0	0	0	1
1	1	0	0	1

(d) NORラッチの遷移表

図 2.3 SRラッチ

$$Y = S + \bar{R} y, \quad SR = 0 \quad (2.7)$$

となる。

しかし、SRラッチそのものは $SR = 1$ でも動作するので、上記(1)(2)(3)を考慮した上であれば S, R とも 1 になるときにも使用できる。フリップフロップではこのような使い方がされているものも多い[4]。

2.3.2 遅れを考慮した場合の解析

図 2.2 (a) のラッチにゲートの遅れを考慮し、ゲートと遅延に分離すると図 2.4 (a) のように書くことができ、励起表は図 2.4 (b) になる[5]。ここでは簡単のため遅れは純遅延のみを考える。


[1] 入力が同時に変化する場合

① $x_1 x_2$ が $01 \rightarrow 10$ ($10 \rightarrow 01$) のとき $\Delta_1 + \Delta_2$ 後に出力は安定状態に落ち着く。

② $x_1 x_2$ が $11 \rightarrow 00$ のとき $\max(\Delta_1, \Delta_2)$ 後に出力 11 に落ち着く。

③ $x_1 x_2$ が $00 \rightarrow 11$ のとき、図 2.5 に示すように周期 $\Delta_1 + \Delta_2$ で発振状態になり、落ち着き先は決まらない。

このような状態はメタステーブルと言われ、デジタルシステムでは避けられない。アービタなどではメタステーブルが重要な問題となるので、慣性遅延のある場合も含めて研究されている[6][7]。



(a) 回路図

		$X_1 \ X_2$			
Y_1	Y_2	00	01	11	10
0	0	11	11	11	11
0	1	11	11	01	01
1	1	11	10	00	01
1	0	11	10	10	11

(b) (a)の遷移表

図 2.4 遅延を考慮したNANDラッチ




図 2.5 タイミング図
($X_1 X_2$ が 00→11 と同時に変化したとき)

安定に動作するためには x_1 が変化したあと Δ_1 以上、 x_2 が変化したあと Δ_2 以上遅れて他方が変化しなければならない。以上の解析からゲートの遅れを考慮しても $x_1 x_2 = 00$ を除いて（図 2.2 (a) では $S R = 0$ なら）安定に動作することがわかる。NOR ラッチについても同様に解析できる。

〔II〕 入力に幅の狭いパルスが入る場合

非同期回路ではハザードにより幅の狭いパルス（グリッチ）が発生する可能性がある。パルス幅 Δ のグリッチが S, R 入力に入った場合を考える。

(1) $x_1 x_2 y_1 y_2 = 1101$ のとき、 x_1 に静的 1 ハザードによるグリッチが入ると、図 2.6 (a) に示すように $\Delta > \Delta_1 + \Delta_2$ なら S R ラッチの内容が反転し、安定状態になる。 $\Delta < \Delta_1 + \Delta_2$ なら図 2.6 (b) に示すように y_1, y_2 は周期 $\Delta_1 + \Delta_2$ で発振し、メタステーブルになる。

x_2 に静的 1 ハザードによるグリッチが入っても $y_1 = 0$ であるから y_2 には抜けない。

$x_1 x_2 y_1 y_2 = 1110$ のときも同様である。

(2) $x_1 x_2 y_1 y_2 = 1001$ のとき x_1 に静的 1 ハザードによるグリッチが入ると Δ_1 後に y_1 に出る。 x_2 に静的 0 ハザードによるグリッチが入っても y_1 が 0 であるから出力には出ない。

$x_1 x_2 y_1 y_2 = 0110$ の場合も同様である。





図 2.6 タイミング図
(x_1 に静的 1 ハザードによるグリッチがあるとき
 $x_2 = 1$, パルス幅 Δ)

(3) $x_1x_2y_1y_2=0011$ において $x_1(x_2)$ に静的 0 ハザードによるグリッチが入ると、 $\Delta_1(\Delta_2)$ 後に $y_1(y_2)$ に抜ける。

以上の解析結果をまとめると表 2.1 (a) になり、次の定理を得る [3]。

[定理 2.1] NAND ラッチでは入力 of 静的 1 ハザードは出力に影響するが、静的 0 ハザードは $x_1x_2=00$ の場合を除き出力に出ない。

(証明) 表 2.1 (a) より明らかである。

この定理は NAND ラッチを $SR=0$ の条件で使用する時、入力の静的 0 ハザードを考慮しなくてもよいことを示す。

NOR ラッチについても同様の解析を行うと表 2.1 (b) を得る。

この表から NAND ラッチと同様に次の定理が得られる [3]。

[定理 2.2] NOR ラッチでは入力 of 静的 0 ハザードは出力に影響するが、静的 1 ハザードは $x_1x_2=11$ の場合を除き出力に出ない。

(証明) 表 2.1 (b) より明らかである。

定理 2.1 と定理 2.2 のグリッチは、関数ハザードによるグリッチであってもよいことに注意すべきである。

表 2.1 SR ラッチの出力とハザード
(a) NAND ラッチ

		静的 1 ハザード		静的 0 ハザード	
x_1 (\bar{S})	x_2 (\bar{R})	y_1 (Y)	y_2 (\bar{Y})	x_1 (\bar{S})	x_2 (\bar{R})
1	1	0	1	×	○
1	1	1	0	○	×
1	0	0	1	×	—
0	1	1	0	—	×
0	0	1	1	—	—

(b) NOR ラッチ

		静的 1 ハザード		静的 0 ハザード	
x_1 (S)	x_2 (R)	y_1 (Y)	y_2 (\bar{Y})	x_1 (S)	x_2 (R)
0	0	0	1	×	○
0	0	1	0	○	×
0	1	0	1	×	—
1	0	1	0	—	×
1	1	0	0	—	—

注) — : ハザードのない組合せ
 × : ハザードが出力に影響する
 ○ : ハザードが出力に影響しない

2.4 SRラッチによる設計

順序回路の設計はふつう励起表から各状態変数と出力変数の論理式を求め図2.1(a)の形で実現される。非同期回路のとき論理式はハザードがないよう(ハザードフリー)に求めなければならない[1]。以下この方法を普通の設計法と呼ぶ。次にSRラッチを基本要素とする非同期回路(図2.1(b))の設計法を述べる。順序回路の各状態変数にSRラッチ1つを割り当てる。このSRラッチの入力は順序回路の励起表に図2.2(d)のSRラッチの励起表を適用して得られる。すなわち、現在の状態 y_i と次の状態 Y_i の関係を図2.2(d)を使って S_i と R_i で表わすことができる。こうして得られた S, R の入力を表わす表をSRの制御表[3]と呼ぶ(表2.2参照)。SRの制御表からラッチの S, R 入力は積和形で

$$S = u_1 + u_2 + \cdots + u_n$$

$$R = v_1 + v_2 + \cdots + v_m \quad (2.8)$$

の形に表わすことができ、 $u_i (1 \leq i \leq n)$, $v_j (1 \leq j \leq m)$ は入力変数と状態変数から成る積項である。こうして求めた S, R をラッチの入力とする方法を以下SRラッチによる設計と呼ぶ[3]。

2.4.1 NANDラッチによる設計

基本モードで考えるとAND-OR(NAND2段)回路には静的1ハザードはあっても、静的0ハザードはない。したがってAND

-OR-NOT回路には静的0ハザードはあっても、静的1ハザードはない。(2.8)式をそのままNAND2段回路で構成すると図2.7(a)となる。この S, R には静的0ハザードはなく、したがって S, R には静的1ハザードはない。ふつう図2.7(a)の中間のNAND2段を束線化(bundling)[8]によって取り除き図2.7(b)のように設計される。

(補題2.1) 図2.7のSRラッチの入力には静的1ハザードはない。

(証明 略)

(補題2.2) SRの制御表から S, R を求めるとき、 $SR = 0$ は満たされているか、考慮する必要がない。

(証明) SRラッチの励起表(図2.2(d))は y から Y へのどの変化に対しても、必ず一方は0である。もとの順序回路に don't care がなければ、SRの制御表で S, R のいずれか一方は必ず0であり、 S と R が最小項を共有することはない。もとの順序回路に don't care があると、それに対応するSRの制御表の最小項は共に don't care になる。この最小項が S と R に共有され、 $SR = 0$ が満たされない可能性がある。しかし、don't care はもともと考慮する必要のない状態であるから、その状態になったときのハザードも考慮する必要はない。

(証明終)





図 2.7 NAND ラッチによる構成

[定理 2.3] SR ラッチによる設計法で NAND ラッチを使って設計するとき, S, R をハザードフリーに設計する必要はない[3].

(証明) 補題 2.1 により S, R には静的 1 ハザードはなく, 補題 2.2 により $SR = 0$ を考慮する必要はない. したがって, 定理 2.1 により S, R に静的 0 ハザードがあっても出力に影響しない.

(証明終)

2.4.2 NOR ラッチによる設計

NAND ラッチと同様に(2.8)式を AND-OR 2 段回路で構成し, NOR ラッチの S, R 入力とすると図 2.8(a)になる. この S, R には静的 0 ハザードはない. また SR の制御表を用いて設計するとき, NAND ラッチの場合と同様に $SR = 0$ は満たされるか, 考慮する必要はない.

[定理 2.4] SR ラッチによる設計法で NOR ラッチを使って設計するとき, S, R をハザードフリーに設計する必要はない[3].

(証明) S, R には静的 0 ハザードはなく, 前節の補題 2.2 より $SR = 0$ は考慮する必要はない. よって定理 2.2 より S, R に静的 1 ハザードがあっても NOR ラッチの出力に影響しない.

(証明終)

図 2.8(a)の回路はふつう途中の OR 回路を除き図 2.8(b)また






図 2.8 NORラッチによる構成

は NOR 回路のみを使用して図 2.8(c)のように構成される。

2.5 SRラッチによる設計の特徴

まず, NANDラッチで構成された回路と NORラッチで構成された回路の間に次の定理が成立つ。

[定理 2.5] NANDラッチで構成された回路の入力の NAND を ANDに置き換え, 出力の極性を逆にすれば, NORラッチで構成できる。逆も同様である[3]。

(証明) (2.8)式が NANDラッチでは図 2.7(b)に, NORラッチでは図 2.8(b)になることから, 入力を置き換えることは明らかである。また, SRの制御表を使って設計されていれば, $SR = 0$ を考慮せず, つねに出力の相補関係が保たれているので, 出力の逆の極性は必ずとれる。 (証明終)

次に状態割当てについて考察する。一般に u 状態に r ビット (r は $\log_2 u$ 以上の最小の整数) を割り当てる独立な割当て方は $2^r P_u / (r! 2^r)$ 通りある。この中には変数の 0 と 1 を入れ替えた割当ては独立とは考えていない。たとえば, 4 状態に 2 変数を割り当てるなら $4! / (2! 2^2) = 3$ 通りの独立な割当て方がある。同期回路では割当て方は任意であるが, 非同期回路ではクリティカルレースがないよ

うに割り当てなければならない。どの割り当てから最も簡単な回路が導かれるかは一般論はない。

状態変数 y_i の 0 と 1 を逆にすると、普通の設計法では Y_i の否定関数を求め y_i を $\overline{y_i}$ としなければならない。こうすることによって回路の簡単さは異なる。しかし、SR ラッチによる設計法では単に y_i を $\overline{y_i}$ として、 S_i と R_i を入れ替えるだけであるから簡単さは変わらない。

普通の設計法で Y をハザードフリーに求めた式を (2.5) 式の形に変形して設計することもできる。(2.5) 式の形に変形し、NAND ラッチの S, R 入力を求めると、NAND ラッチの出力として Y を得ることができる。このとき $SR = 0$ が成り立っていれば、① NAND ラッチのもう一方の出力は \overline{Y} となり、② (2.7) 式より NOR ラッチでも構成でき出力は Y と \overline{Y} になる。しかし、一般に $SR = 0$ は成立つとは限らない。また、普通の設計法による構成と SR ラッチによる設計とではどちらが簡単になるかは一般にわからない。

最後に回路の時間遅れを考える。入力変数の補元は得られるものとし、ゲートの遅れはすべて同じであると仮定する。普通の設計では Y を 2 段回路で構成でき、 Y の補元をとるためインバータが必要である（特殊な場合として Y の補元を要しないこともある）。したがって、ふつう遅れは 3 ゲート分である。SR ラッチによる設計法

で構成したときは、ラッチの反転に 2 ゲート分必要であり、 S, R 入力は 1 段で構成できる。したがってどちらの設計法によっても最大時間遅れが 3 ゲート分になるように設計できる。

2.6 設計例

SR ラッチによる設計によって簡単な回路が得られる例を示す[3]。表 2.2 (a) の遷移表で示される順序回路を設計する。前節で述べたように状態変数 y_1, y_2 の割り当て方は 3 通りあるが、レースがないようにすると 1 通りになる (y_1, y_2 の 0, 1 を入れ替えた割り当てはある)。この割り当てを表 2.2 (a) の左端欄に示す。表 2.2 (b) から

$$\begin{aligned} Y_1 &= \overline{x_2} y_1 \overline{y_2} + x_1 \overline{x_2} y_1 + x_1 x_2 y_2 + \overline{x_1} x_2 y_1 \\ &\quad + \overline{x_1} y_1 \overline{y_2} + x_1 y_1 y_2 + x_2 y_1 y_2 \\ Y_2 &= \overline{x_1} \overline{x_2} y_2 + x_1 \overline{x_2} \overline{y_1} + x_1 x_2 y_2 + x_2 y_1 y_2 \\ &\quad + \overline{x_1} y_1 y_2 + x_1 \overline{y_1} y_2 + \overline{x_2} \overline{y_1} y_2 \end{aligned} \quad (2.9)$$

となる。(2.9) 式の $\overline{x_1} y_1 \overline{y_2}$, $x_1 y_1 y_2$, $x_2 y_1 y_2$, $\overline{x_1} y_1 y_2$, $x_1 \overline{y_1} y_2$, $\overline{x_2} \overline{y_1} y_2$ はハザードフリーにするための項であり、 $x_1 x_2 y_2$, $x_2 y_1 y_2$ は Y_1 と Y_2 に共用できる。この設計では $\overline{y_1}$, $\overline{y_2}$ のためにインバータが必要となり、回路の遅れは 3 ゲート分になる。ゲート数は 16, 入力数は 52 である。

つぎに表 2.2 (b) に SR ラッチの励起表を用いて $S_2 R_2$ と $S_1 R_1$ の

表 2.2 設計例

(a) 遷移表

$y_2 y_1$		$x_2 x_1$			
		00	01	11	10
00	a	(a)	d	(a)	(a)
01	b	(b)	(b)	a	(b)
11	c	d	b	(c)	(c)
10	d	(d)	(d)	c	a

次の状態

(b) 励起表

$y_2 y_1$		$x_2 x_1$			
		00	01	11	10
00		00	10	00	00
01		01	01	00	01
11		10	01	11	11
10		10	10	11	00

$Y_2 Y_1$

(c) $S_2 R_2$ の制御表

$y_2 y_1$		$x_2 x_1$			
		00	01	11	10
00		0d	10	0d	0d
01		0d	0d	0d	0d
11		d0	01	d0	d0
10		d0	d0	d0	01

$S_2 R_2$

(d) $S_1 R_1$ の制御表

$y_2 y_1$		$x_2 x_1$			
		00	01	11	10
00		0d	0d	0d	0d
01		d0	d0	01	d0
11		01	d0	d0	d0
10		0d	0d	10	0d

$S_1 R_1$




図 2.9 設計例

制御表を作ると表2.2(c)(d)になる。これより

$$S_1 = x_1 x_2 y_2$$

$$R_1 = \overline{x_1} \overline{x_2} y_2 + x_1 x_2 \overline{y_2}$$

$$S_2 = x_1 \overline{x_2} \overline{y_1} \quad (2.10)$$

$$R_2 = x_1 \overline{x_2} y_1 + \overline{x_1} x_2 \overline{y_1}$$

となり、ゲート数は10、入力数は28である。この回路図を図2.9に示す。

2.7 PLAとROMによる非同期式順序回路の合成

集積回路技術の発達によって論理回路はPLAやROMなどのアレイロジックを用いて実現されるようになった。組合せ回路にはAND-OR 2段のPLAやROMが、同期式順序回路にはレジスタ付きPLAが広く使われている。非同期式順序回路を実現するにはレースやハザードの問題を解決しなければならないため、アレイロジックが用いられることは少ない。PLAを用いて非同期回路を実現する方法[9]やROMによって実現する方法[10]が提案されているが、これらの文献では状態割当てによってレースを除去する方法が論じられている。

ここではアレイロジックで非同期式順序回路を合成するときのハザードの問題を考察する。AND-OR 2段回路に存在する静的1ハ

ザードはSRラッチによって吸収されるので、アレイの中にSRラッチを内蔵した型のPLAを考えると、2.5で述べた方法で設計した回路をそのまま実現できる。このPLAはORアレイの出力部にたすきがけ回路を入れることによって、外部に付加回路を付けずにSRラッチの機能を持つ。しかも従来型のPLAと比べてほとんど面積は増加しない。

2.7.1 SRラッチ付きPLA

PLAはANDアレイとORアレイによって任意のAND-OR 2段回路を実現する。(2.3)式を積和形で表現するとPLAのAND-OR 2段回路でこの関数を実現できる。出力 Y_i をPLAの入力 y_i にフィードバックすることによって(2.3)式で表わされる順序回路をPLAで実現できる(図2.11(a)参照)。以下このAND-OR 2段のみのPLAを組合せ回路PLAと呼ぶ。

非同期式順序回路では静的1ハザードが存在するので、これを除去するために冗長な積項を追加しなければならない。積項の追加によってPLAの積項線が増加し、必要なPLAの面積が増大する。また、同期回路の合成のために開発された多数の優れた論理圧縮法を利用できない。

図2.7(a)の回路は組合せ回路PLAと外付けのSRラッチによって実現できるが、回路が複雑になり、段数が多いので遅れも大き

くなる。この欠点を除き、PLAで図2.7(b)の回路を実現する方法を示す。

図2.7(b)に示された回路はNAND 2段回路の出力段にたすきがけ回路を追加した回路になっている。組合せ回路PLAのORアレイの出力線を2本ずつ対にして一方の出力を他方の入力にゲートを通して接続することによって、図2.7(b)のたすきがけの部分を実現する。このたすきがけ回路がSRラッチの機能を持つ。以下このたすきがけ回路を内蔵したPLAをSRラッチ付きPLAと呼ぶ。

MOSによるSRラッチ付きPLAの回路図を図2.10に示す。このANDアレイとORアレイは正論理ではNOR 2段回路であるから、負論理でNAND 2段回路になる。点線で囲まれた部分がたすきがけ回路を構成し、SRラッチの機能を持つので、図2.10のPLAによって図2.7(b)の回路がそのまま実現される。また、SRラッチのための回路に必要な面積はごく小量で、全体から見ると無視できる程度である。

図2.10の各交点の四角印はプログラム可能な点を示す。たすきがけ回路を構成するゲートもプログラム可能にされている。この部分の交点を切断すれば、たすきがけ回路はなくなり、SRラッチの機能もなくなるので、組合せ回路PLAになる。

例として前節の設計例を2種類のPLAを用いて実現した回路を






図2.10 SRラッチ付きPLA



(a) 従来の P L A による設計



(b) S R ラッチ付き P L A による設計

図 2. 1 1 設計例

図 2. 1 1 に示す.

2. 7. 2 P L A の面積

順序回路を S R ラッチ付き P L A で実現するのに必要な面積と、組合せ回路 P L A で実現するのに必要な面積とを比較する. P L A の面積は A N D アレイの交点の数と O R アレイの交点の数の和に比例する. 実現する順序回路の入力変数の数を n , 出力変数の数を m , 状態変数の数を q とする.

S R ラッチ付き P L A で実現するのに必要な面積 W_1 は次のようになる. 順序回路の次の状態を (2. 8) 式の S, R の形で表し, 出力を (2. 3) 式の g を積和形にした形で表わしたときの回路全体の異なる積項の数を p_1 とする. P L A の交点の数は A N D アレイでは $(2m+2q) \cdot p_1$ となり, O R アレイでは各状態変数に S と R が必要であるから出力と併せて $(2q+n) \cdot p_1$ である. 面積 W_1 は比例定数を k_1 とすると

$$W_1 = k_1 (2m + 4q + n) p_1 \quad (2. 11)$$

となる.

組合せ回路 P L A で実現した場合に必要な面積 W_2 は次のようになる. 順序回路を (2. 3) 式で表わし, f_i, g_i を積和形にしたときの回路全体の異なる積項の数を p_2 とする. A N D アレイは S R ラッチ付き P L A と同様 $(2m+2q) \cdot p_2$ であり, O R アレイは状態変数と出力であるから $(q+n) \cdot p_2$ となる. 面積 W_2 は比例定数を k_2 とすると

$$W_2 = k_2(2m + 3q + n)p_2 \quad (2.12)$$

となる。

図 2.10 からわかるように、 k_1 と k_2 はほとんど同じである。

(2.11.) 式と (2.12) 式では設計法が異なるので、積項数 p_1 と p_2 が異なり、 W_1 と W_2 の大小関係はわからない。また、どちらの P L A で実現する方が有利かを予め知る方法は知られていない。

前節の例では、 $m = 2$ 、 $q = 2$ 、 $n = 0$ 、 $p_1 = 6$ 、 $p_2 = 12$ であるから、 $W_1 = 72$ 、 $W_2 = 120$ である。この場合は S R ラッチ付き P L A で実現すれば組合せ回路 P L A より 40% 少ない面積ですむ (図 2.11 参照)。また、各種フリップフロップを P L A で実現したときに必要な面積を表 2.3 に示す (設計法は次章を参照)。この結果からは S R ラッチ付き P L A の方が少ない面積で実現されている。

2.7.3 R O M による非同期式順序回路の合成

本節では R O M を用いて非同期式順序回路を実現する方法を述べ、それに必要な R O M の容量 (総ビット数) を求める。R O M は最小項の論理和の形で組合せ回路を実現するので、論理の圧縮ができない点と、静的 1 ハザードを除去できない特性がある。

非同期式順序回路を R O M とフィードバックループで実現すると図 1.1 (a) の組合せ回路を R O M で置き換えた形になる。順序回路

表 2.3 各種フリップフロップを実現するために必要な P L A の面積

	S R ラッチ付き P L A (W_1)	組合せ回路 P L A (W_2)	W_1/W_2
設計例	72	120	0.60
D フリップフロップ	40	50	0.80
マスタスレーブ型 J K フリップフロップ	56	84	0.67
エッジトリガ型 J K フリップフロップ	84	84	1.00
エッジセンシング マスタスレーブ型 J K フリップフロップ	108	165	0.65
ダブルエッジトリガ型 J K フリップフロップ	126	132	0.95

を(2.3)式の形で表わし、すべての論理式を最小項の論理和の形式に変形すると Y_i, z_i はROMで実現できる。 Y_i をROMの入力 y_i にフィードバックすると順序回路になる。このとき(2.3)式の静的1ハザードは論理的に除去できない。

図2.1(a)の組合せ回路をROMに置き換えて順序回路を実現するのに必要なROMの容量を求める。入力変数、出力変数、状態変数の数を、PLAの場合と同様に、それぞれ m, n, q とする。ROMの出力は $(m+q)$ であるから、語長は $(m+q)$ ビットである。ROMの入力が $(n+q)$ ビットであるから語数は (2^{m+q}) 語である。よってこの方法で順序回路を実現するのに必要なROMの総ビット数 C_2 は

$$C_2 = 2^{m+q} \cdot (n+q) \quad (2.13)$$

となる。

PLAと同様にROMにもSRラッチを組み込むことができる。ROMの語(ワード)線を2本対にしてそれぞれ一方の出力をゲートを通して他方へ入力すると、この部分がたすきがけ回路となり、SRラッチの機能を持つ。この型のROMはSRラッチによる設計法で設計した回路を直接実現できる。(2.8)式に静的1ハザードがあってもSRラッチに吸収される。しかし、出力はSRラッチを通らないのでハザードは残る。

SRラッチ付きROMで順序回路を実現するのに必要なビット数を求める。ROMのワード線は各状態変数にSとRの2本必要であり、順序回路の出力と合わせて $(n+2q)$ となるので語長は $(n+2q)$ ビットである。語数は前節と同様に1語 (2^{m+q}) である。必要なROMの容量 C_1 は

$$C_1 = 2^{m+q} \cdot (n+2q) \quad (2.14)$$

ビットとなる。

ROMではPLAのような論理の圧縮はできないので、ROMの容量に積項数は関係しない。したがって(2.13)式と(2.14)式を比較すると、つねに C_1 の方が C_2 より $(2^{m+q}) \cdot q$ ビット多く必要になる(語数は同じで語長が q ビット長くなる)。SRラッチ付きROMを用いると、必要なビット数の点では普通のROMを使うよりつねに不利であるが、状態変数のハザードを物理的に除去しなくてもよい利点がある。

2.8 おわりに

SRラッチによる非同期式順序回路の設計法を述べた。SRラッチのS, R入力にハザードがある場合を検討し、静的ハザードの極性によって出力に影響する場合としない場合を明確にした。出力に影響を及ぼさない静的ハザードしか論理的に存在しない2段回路でS,

R入力を構成すると、非同期回路を同期回路と同様の方法で設計できることを示した。

S Rラッチによる設計法で設計した回路をそのまま実現できるP L Aとして、S Rラッチ付きP L Aを示した。このP L Aは組合せ回路P L Aにごく少量の回路を追加するだけで構成でき、プログラムによってこの部分を削除することもできる。また、R O Mでは静的1ハザードを論理的に除去することはできないが、S Rラッチ付きR O Mを使用するとこのハザードを除去する必要性がなくなる。しかし、必要なビット数は増加する。

参 考 文 献

- [1] S.H.Unger: Asynchronous Sequential Switching Circuits, Wiley-Inter-Science, New York(1969).
- [2] D.B.Armstrong, A.D.Friedman and P.R.Menon: Realization of Asynchronous Sequential Circuits Without Inserted Delay Elements, IEEE Transactions on Computers, Vol. C-17, No. 2, pp. 129-134(1968).
- [3] 井上訓行, 奥川峻史: S Rラッチによる非同期回路の設計, 情報処理学会論文誌, Vol. 28, No. 10, pp1051-1059(1987).
- [4] 井上訓行, 奥川峻史: 非同期回路理論によるラッチとフリップ

フロップの設計, 電子通信学会技術研究報告, CPSY86-58(1987).

- [5] 奥川峻史: L S Iによる論理設計, 共立出版(1987).
- [6] J.Calvo, J.I.Acha and M.Valencia: Asynchronous Modular Arbiter, IEEE Transactions on Computers, Vol. C-35, No. 1, pp. 67-70(1986).
- [7] 岡本卓爾, 阿部山友邦: N A N Dラッチを対象としたメタステーブル動作の評価”, 電子通信学会論文誌 (D), Vol. J68-D, No. 6, pp. 1210-1217(1985).
- [8] G.A.Maley and J.Earle: The Logic Design of Transistor Digital Computers, Prentice-Hall, Englewood Cliffs(1963).
- [9] J.I.Acha, and J.Calvo: On the Implementation of Sequential Circuits with PLA Modules, IEE Proceedings Part E, Vol. 135 No. 5, pp. 246-250(1985).
- [10] A.S.Howard and S.Yang: Design of Asynchronous Sequential Networks Using READ-ONLY Memories, IEEE Transactions on Computers, Vol. C-24, No. 2, pp. 197-206(1975).

3.1 はじめに

同期回路の基本構成要素であるラッチとフリップフロップは、それ自体はラッチとフリップフロップの入力とクロックを入力とする非同期回路である。これらの回路は多数知られており、その動作は説明されているが、同期回路の構成要素として扱われるため、回路そのものの設計について述べたものは少ない。すでに利用できるものとしてその設計について特に注意が払われない場合が多い。非常に基本的な問題であるが、これらの回路を非同期回路理論に基づいて理論的、系統的に設計することによって、その違いを明確にする。

まずはじめに、ゲート付きラッチの設計を示す。1つの遷移表からE a r l eラッチとDラッチが導かれ、さらにエッジトリガ型Dフリップフロップの入力段になっている回路が導かれる[1]。この3つが本質的に同一のものであることが明らかにされる。

つぎに、Dフリップフロップではマスタスレーブ型とエッジトリガ型が1つの遷移表から導かれる[2]。その理由を明らかにする。

J Kフリップフロップでは、広く使われているエッジトリガ型J Kフリップフロップ3種類と典型的なマスタスレーブ型J Kフリップフロップが導かれる[1][3]。さらに、広く知られている回路の中

にいずれの定義からも導けない回路がある。クロックが1の間にJ、K入力を変化させてはならない型を導入して、1つの遷移表から一般にエッジトリガ型と言われている回路とマスタスレーブ型と呼ばれる回路が導かれる。この2種類は状態遷移に関しては全く同じであって、出力のタイミングが異なるだけであることを示す[1]。

最後に特殊なフリップフロップとしてエッジセンシングマスタスレーブ型J Kフリップフロップ[3][4]とダブルエッジトリガ型J Kフリップフロップ[4][5]が導かれる。これらの設計において前章で述べたS Rラッチによる設計法[4]の有効性が示される。

3.2 Dラッチの設計

Dラッチ（または単にラッチ）の動作は状態（出力）をQ、クロック（またはイネーブル）入力をC、データ入力をDとすると次のようになる。① Cが1のときQはDに追従し（ $Q = D$ ）、② Cが1から0に変化するとき（立下り）の状態を保存する。③ Cが0のときQは入力と切り離され変化しない。

Dラッチのシーケンス図（一部）を図3.1に、遷移表を表3.1(a)に示す。この遷移表は6状態である（ $C = 1$ 、 $Q \neq D$ の2状態はない）。表3.1(a)の状態を最小化すると表3.1(b)となり、状態変数yと出力が一致するように変数を割当てると表3.1(c)の励起

表を得る。この表から、 y の次の値を Y とすると

$$Y = y \overline{C} + C D + y D^* \quad (3.1)$$

となる。 $y D$ はハザードフリーにするための項である。以下このための項も特に区別はしない

(3.1)式をそのままNAND回路で構成すると、Earleラッチ(図3.2(a)) [6]になる。EarleラッチにはAND-OR 2段の組合せ回路を遅れなしに組み込める特徴があり、組合せ回路とラッチを交互に接続する高速のパイプライン処理装置に使用される[6]。(3.1)式を

$$Y = C D + (\overline{C} + D) y \quad (3.2)$$

と変形し、(2.7)式により S, R を求めると

$$S = C D, \quad R = C \overline{D} \quad (3.3)$$

となる。NAND回路で構成すると古典的なDラッチ(図3.2(b))となり、 $S R = 0$ であるから出力は $Q(Y)$ と \overline{Q} である。なお、この回路はラッチの定義から直接導くこともできる。

つぎに、フリップフロップの入力段になっている回路を導く。(3.1)式を

$$Y = D \overline{\overline{C} y} + \overline{C} y \quad (3.4)$$

と変形し、NAND 3段回路で構成する(図3.3(a))。 \overline{y} のためのインバータを束線化(bundling)[7]により取り除きゲートの配置を

変えると図3.3(b)を得る。さらに、対称回路を求めるため図3.3(b)に示すように2つのNANDの出力を Y_1, Y_2 とすると

$$\begin{aligned} Y_1 &= C + y_1 \overline{y_2} + y_1 \overline{D} \\ Y_2 &= C + \overline{y_1} + y_2 D \end{aligned} \quad (3.5)$$

となる。 $\overline{y_1 y_2} = \overline{C} y \cdot \overline{C} \overline{y} = 0$ を用いて Y_1 を変形すると

$$Y_1 = C + \overline{y_2} + y_1 \overline{D} \quad (3.6)$$

となり、これと(3.5)式の Y_2 より図3.3(c)の対称回路を構成できる。図3.3のラッチは単独では使われていないが、後述のDフリップフロップやJKフリップフロップの入力段に使われている。

図3.2の2つの回路と図3.3の3つの回路は、1つの遷移表(表3.1)から導かれたので、すべて論理的に同じものである。

3.3 Dフリップフロップの設計

フリップフロップにはエッジトリガ型とマスタスレーブ型がある。ポジティブエッジトリガ型Dフリップフロップはクロック C の立上りで入力 D を取り込み、出力 Q が変化する。 C がこれ以外するとき Q は変化しない。

ポジティブエッジトリガ型Dフリップフロップのシーケンス図(一部)を図3.4に、遷移表を表3.2(a)に示す。この遷移表の状態を最小化すると4状態になり表3.2(b)と(c)となる。表3.3(b)




図 3.1 ラッチのシーケンス図

表 3.1 D ラッチ

(a) 遷移表

現在の 状態	C D			
	0 0	0 1	1 1	1 0
0	①, 0	1, 0	-, -	2, 0
1	0, 0	①, 0	3, -	-, -
2	0, 0	-, -	3, -	②, 0
3	-, -	4, 1	③, 1	2, -
4	5, 1	④, 1	3, 1	-, -
5	⑤, 1	4, 1	-, -	2, -

次の状態, 出力

(b) 簡単化された遷移表


現在の 状態	C D			
	0 0	0 1	1 1	1 0
(012) A	①, 0	①, 0	B, -	①, 0
(345) B	②, 1	②, 1	②, 1	A, -

次の状態, 出力


(c) 励起表

y	C D			
	0 0	0 1	1 1	1 0
0	0	0	1	0
1	1	1	1	0

Y




(a) Earle ラッチ




(b) Dラッチ

図 3.2 Earle ラッチとDラッチ



(a)



(b)

(c)

図 3.3 各種のラッチ

にレースがないように、かつ y_2 が出力と一致するように状態変数 y_1, y_2 を割り当てると表 3.2 (d) を得る。この表より

$$\begin{aligned} Y_1 &= C y_1 + \overline{C} D + D y_1 \\ Y_2 &= \overline{C} y_2 + C y_1 + y_1 y_2 \end{aligned} \quad (3.7)$$

となる。 Y_1, Y_2 は (3.1) 式の Y と同じ形をしているので、 $C y_1$ を共通に使用すると E a r l e ラッチを 2 つ縦続接続した回路となる (図 3.5 (a))。 y_1, y_2 に 2 つの S R ラッチを割り当て、その入力を $S_1, R_1; S_2, R_2$ とする。(3.7) 式を

$$\begin{aligned} Y_1 &= \overline{C} D + (C + D) y_1 \\ Y_2 &= C y_1 + (\overline{C} + y_1) y_2 \end{aligned} \quad (3.8)$$

と変形し、(2.7) 式より $S_1, R_1; S_2, R_2$ を求めると

$$\begin{aligned} S_1 &= \overline{C} D, \quad R_1 = \overline{D + C} = \overline{C} \overline{D} \\ S_2 &= C y_1, \quad R_2 = \overline{\overline{C} + y_1} = C \overline{y_1} \end{aligned} \quad (3.9)$$

となる。 $S_1 R_1 = S_2 R_2 = 0$ であるから、2 つの S R ラッチの出力は Y_1 と $\overline{Y_1}, Y_2$ と $\overline{Y_2}$ である。(3.9) 式を N A N D ラッチで構成すると図 3.5 (b) となる。これはマスタスレーブ型の D フリップフロップである。

つぎに、広く使用されているエッジトリガ型 D フリップフロップ (図 3.6 (b)) を導く。この回路は S R ラッチ 3 個からなっているので、状態変数 3 で設計する。表 3.2 (c) の 4 状態に状態変数 y_1, y_2, y_3 を $A = 110, B = 111, C = 100, D = 011$ と割り当てる。レー

スが起こらないように don't care の代わりに必要な値を入れると、表 3.2 (e) が得られる。これより

$$\begin{aligned} Y_1 &= \overline{C} + y_1 \overline{y_2} + y_1 \overline{D} \\ &= \overline{C} + \overline{y_2} \overline{D} y_1 \\ Y_2 &= \overline{C} + \overline{y_1} + y_2 D \\ &= \overline{C} y_1 + D y_2 \\ Y_3 &= \overline{y_1} + y_2 y_3 \end{aligned} \quad (3.10)$$

となる。出力は省略されているが $Q = y_3$ である。(3.10) 式から 3 つの S R ラッチの入力 $S_1, R_1; S_2, R_2; S_3, R_3$ を求めると

$$\begin{aligned} S_1 &= \overline{C}, \quad R_1 = y_2 D \\ S_2 &= \overline{C} y_1, \quad R_2 = \overline{D} \\ S_3 &= \overline{y_1}, \quad R_3 = \overline{y_2} \end{aligned} \quad (3.11)$$

となる。安定状態では $Y_1 = y_1, Y_2 = y_2$ であるから $S_3 R_3 = \overline{Y_1} \overline{Y_2} = 0$ である。N A N D ラッチで構成すると図 3.6 (b) となる (図中の Y_1, Y_2 とは異なる)。

しかし、この D フリップフロップはつぎに示すように状態変数 2 つで設計できる [2]。(3.7) 式より

$$\begin{aligned} Y_1 &= C y_1 + D (\overline{C} + y_1) \\ Y_2 &= C y_1 + (\overline{C} + y_1) y_2 \end{aligned} \quad (3.12)$$

となる。N A N D ゲートで構成すると図 3.6 (a) となり、この図の

インバータを束線化によって取り除き、ゲートの配置を変えると図 3.6 (b) が得られる。さらに、図 3.6 (b) の入力側の 4 ゲートは前節の図 3.3 (b) と同じであるので、この部分を図 3.3 (c) で置き換えると図 3.6 (c) の対称回路となる。また、図 3.6 (c) のゲートの配置を変えると図 3.6 (d) が得られる。

エッジトリガ型 D フリップフロップの遷移表から、図 3.5 と図 3.6 のすべてのフリップフロップが設計された。図 3.5 (b) は典型的なマスタスレーブ型であり、図 3.6 (b) は典型的なエッジトリガ型である。したがって、D フリップフロップでは、この 2 つは本質的に同じものである。J K フリップフロップ（次節参照）とは異なり、2 つの型が同じになる理由はマスタスレーブ型でマスタの入力が D と \overline{D} であり、 \overline{C} が 1 のとき（ポジティブエッジトリガの遷移表から導いたため普通のマスタスレーブ型とは異なり C が \overline{C} となっている）D が変化すればマスタ側の出力はつねに D となるように変化する。したがって、 \overline{C} が 1 になる直前の D の値がスレーブに入り、出力となるからである。即ち、マスタスレーブ型 D フリップフロップはネガティブエッジトリガ型 D フリップフロップである。




図 3.4 D フリップフロップのシーケンス図

表 3.2 D フリップフロップ

(a) 遷移表

現在の 状態	C D			
	0 0	0 1	1 1	1 0
0	①, 0	1, 0	-, -	2, 0
1	0, 0	①, 0	7, -	-, -
2	0, 0	-, -	3, 0	②, 0
3	-, -	1, 0	③, 0	2, 0
4	④, 1	5, 1	-, -	2, -
5	4, 1	⑤, 1	7, 1	-, -
6	4, 1	-, -	7, 1	⑥, 1
7	-, -	5, 1	⑦, 1	6, 1

次の状態, 出力

(b) 簡単化された遷移表 I

現在の 状態	C D			
	0 0	0 1	1 1	1 0
(1) A	C, 0	①A, 0	D, -	-, -
(4) B	①B, 1	D, 1	-, -	C, -
(023) C	①C, 0	A, 0	①C, 0	①C, 0
(567) D	B, 1	①D, 1	①D, 1	①D, 1

次の状態, 出力

(c) 簡単化された遷移表 II

現在の 状態	C D			
	0 0	0 1	1 1	1 0
(01) A	①A, 0	①A, 0	D, -	C, 0
(45) B	①B, 1	①B, 1	D, 1	C, -
(23) C	A, 0	A, 0	①C, 0	①C, 0
(67) D	B, 1	B, 1	①D, 1	①D, 1

次の状態, 出力

表 3.2 D フリップフロップ (続き)

(d) 励起表 I


y ₁ y ₂		C D			
		0 0	0 1	1 1	1 0
C	0 0	0 0	1 0	0 0	0 0
B	0 1	0 1	1 1	d d	0 0
D	1 1	0 1	1 1	1 1	1 1
A	1 0	0 0	1 0	1 1	d d

Y₁ Y₂


(e) 励起表 II

y ₁ y ₂ y ₃			C D			
			0 0	0 1	1 1	1 0
D	0 1 1		1 1 1	1 1 1	0 1 1	0 1 1
	0 1 0		d d d	d d d	0 1 1	d d d
A	1 1 0		1 1 0	1 1 0	0 1 0	1 0 0
B	1 1 1		1 1 1	1 1 1	0 1 1	1 0 1
	1 0 1		d d d	d d d	d d d	1 0 0
C	1 0 0		1 1 0	1 1 0	1 0 0	1 0 0

Y₁ Y₂ Y₃




(a) Earle ラッチ 2 段による構成




(b) マスタスレーブ型 D フリップフロップ

図 3.5 D フリップフロップ




(a)



(b)

(c)



(d)

図 3.6 各種の D フリップフロップ

(注) (b)(c)が広く使われているエッジトリガ型 D フリップフロップである.

3.4 JKフリップフロップの設計

JKフリップフロップは他のフリップフロップより機能的に優れており、簡単な操作によって他のフリップフロップを構成できるため、いろいろな回路が知られ、広く利用されている。

3.4.1 エッジトリガ型JKフリップフロップ

エッジトリガ型JKフリップフロップはクロックCの立上り（立下り）で入力を取り込み、出力が変化する。クロックの立上り（立下り）以外では入力の変化は任意であり出力には影響しない。

エッジトリガ型JKフリップフロップの16状態の遷移表を表3.3に示す。クロックの立上りとJ, K入力の同時変化は禁止されているが、これ以外は同時変化を含め全く任意である。表の空白はdon't careを表わし、Qは出力である。ただし、表中の-印はその過渡状態の出力がdon't careであることを示す。表3.3の状態を最小化すると表3.4(a), (b)を得る。表3.4から広く用いられている3つのフリップフロップが設計される。

まず、表3.4(a)に状態変数 y_1, y_2 を割り当てると表3.5(a)の励起表になり Y_1, Y_2, Q は

$$\begin{aligned} Y_1 &= y_1 C + y_1 \bar{y}_2 J + y_1 y_2 \bar{K} + \bar{y}_2 \bar{C} J + y_2 \bar{C} \bar{K} \\ &= y_1 C + \bar{y}_1 \bar{C} \cdot \bar{K} y_2 + \bar{y}_1 \bar{C} \cdot J y_2 y_1 C \\ Y_2 &= y_1 C + y_2 \bar{C} + y_1 y_2 \end{aligned}$$

$$= y_1 C + y_2 \bar{y}_1 \bar{C} \quad (3.13)$$

$$Q = y_2$$

となる。(3.13)式の \bar{y}_1 のためのインバータを束線化によって取り除くと図3.7(a)を得る。(3.13)式の Y_1 の第2項と第3項をAND-NORゲートで構成した回路が74109型のTTL ICに使用されている[13]。

図3.7(a)のゲート6と7はSRラッチの形になっており、定常状態では両方の入力が同時に0となることはないので、ゲート7から \bar{Q} が得られる。

次にTTL ICにより広く使われている回路を図3.7(b)に示す(7473型)[13]。図の回路は入力段のNANDゲートの遅れが他のゲートの数倍以上でなければならない[8]。遅延素子を1つの状態変数として非同期回路を設計することができる[9]。表3.4(a)の遷移表に y_1, y_2, y_3 を表3.5(b)の左端欄のように割り当てる。この状態割当てでは状態BからCへの遷移(010→111)にクリティカルレースが存在し、 y_1 が先に変化すると010→110となって安定状態Aになってしまう。BからCへは010→011→111と変化しなければならない。即ち y_1 の変化を遅らせ y_3 が先に変化しなければならない。励起表では過渡状態011の入力110, 111の欄に111を入れなければな

らない。DからAへの遷移も同様に y_3 が y_2 より先に変化し、101から過渡状態 100を経て 110となるようにしなければならない。以上のように過渡状態 011と 100を追加すると表 3.5 (b)の励起表となる。 y_3 が y_1, y_2 より先に変化するように遅延素子を入れても表 3.5 (b)で他に不都合は生じない。表 3.5 (b)より

$$\begin{aligned} Y_1 &= C + \overline{J} + y_2 y_3 + \overline{C} y_3 \\ &= \overline{\overline{C} J y_2 y_3 + \overline{C} y_3} \\ Y_2 &= C + \overline{K} + \overline{y_3} \\ &= \overline{\overline{C} K y_3} \end{aligned} \quad (3.14)$$

$$\begin{aligned} Y_3 &= y_2 y_3 + \overline{C} y_3 + C \overline{y_1} \\ &= \overline{\overline{y_2 y_3 + \overline{C} y_3} (\overline{C} + y_1)} \end{aligned}$$

$$Q = y_3$$

となり、図 3.7 (b)を得る。(3.14)式はハザードフリーにはなっていないが、図 3.7 (b)の y_1, y_2 に遅延素子を入れなければならないので、誤動作は起こらない。(TTL ICでは遅延素子に相当する遅れを持つゲートが使用されている。) \overline{Q} が Q の補元出力になることも容易に確かめることができる。

最後に遅延を用いない対称回路を求める。表 3.4 (b)に y_1, y_2, y_3 を表 3.5 (c)のように割り当てる。A(110)からD(101)への遷移にレースがあるため、100の入力 110, 111の欄に 101を入れなければ

ならない。このとき、 $A \rightarrow C \rightarrow D$ の遷移を避けるため、AからDへは必ず $110 \rightarrow 100 \rightarrow 101$ となるように書き換える。CからBへの遷移についても同じである。表から

$$\begin{aligned} Y_1 &= \overline{C} + \overline{y_2} + y_1 \overline{y_3} J + y_3 \overline{K} \\ &= \overline{\overline{C} + \overline{y_2} + \overline{y_1 y_3 y_1} J + \overline{y_2 y_3} K \overline{y_1 y_3 y_1} J y_3} \\ Y_2 &= \overline{C} + \overline{y_1} + y_2 y_3 K + \overline{y_3} \overline{J} \\ &= \overline{\overline{C} + \overline{y_1} + y_2 y_3 K + \overline{y_2 y_3} K \overline{y_1 y_3 y_1} J \overline{y_1 y_3}} \\ Y_3 &= \overline{y_2} + y_1 y_3 \\ &= \overline{\overline{y_1 y_3 y_2}} \end{aligned} \quad (3.15)$$

が得られ、図 3.7 (c)[10]に示す対称回路が設計できる。 $Y_1 Y_2 = 0$ であるから、出力は $Q(Y_3)$ と \overline{Q} が得られる。

以上に示したように図 3.7 はすべて論理的に等価な回路であり、TTL ICでは図 3.7 (b)の回路が最も広く用いられている(クロックの極性は逆になっている)。回路構成が簡単で対称回路であるためと考えられる。

3.4.2 マスタスレーブ型JKフリップフロップ

マスタスレーブ型JKフリップフロップはクロックが1の間に、入力 ($Q=0$ なら $J=1$, $Q=1$ なら $K=1$) がマスタフリップフロップに取り込まれ、次のクロックの立下りでスレーブフリップフロップに送られ出力が変化する。このような入力がなければ出力は

表 3.3 エッジトリガ型 J K フリップフロップ
の遷移表

現在の 状態	C J K								出力 Q
	000	001	011	010	110	111	101	100	
0	①	1	3	2				4	0
1	0	①	3	2			5		0
2	0	1	3	②	e-				0
3	0	1	③	2		f-			0
4	0	1	3	2	6	7	5	④	0
5	0	1	3	2	6	7	⑤	4	0
6	0	1	3	2	⑥	7	5	4	0
7	0	1	3	2	6	⑦	5	4	0
8	⑧	9	b	a				c	1
9	8	⑨	b	a			5-		1
a	8	9	b	⑩	e				1
b	8	9	⑪	a		7-			1
c	8	9	b	a	e	f	d	⑫	1
d	8	9	b	a	e	f	⑬	c	1
e	8	9	b	a	⑭	f	d	c	1
f	8	9	b	a	e	⑮	d	c	1

次の状態

(注) 空欄は don't care を示す。また、状態の後の
- はその状態の出力が don't care であることを示す。

表 3.4 エッジトリガ型 J K フリップフロップの
簡単化された遷移表

(a)

現在の 状態	C J K								出力 Q
	000	001	011	010	110	111	101	100	
(0, 1, 4-7) A	①	①	B	B	①	①	①	①	0
(2, 3) B	A	A	②	②	C	C	-	-	0
(8, a, c-f) C	③	D	D	③	③	③	③	③	1
(9, b) D	C	④	④	C	-	A	A	-	1

次の状態

(b)

現在の 状態	C J K								出力 Q
	000	001	011	010	110	111	101	100	
(0, 1, 2, 3) A	①	①	①	①	D	D	B	B	0
(4, 5, 6, 7) B	A	A	A	A	②	②	②	②	0
(8, 9, a, b) C	③	③	③	③	D	B	B	D	1
(c, d, e, f) D	C	C	C	C	④	④	④	④	1

次の状態

表 3.5 エッジトリガ型 JK フリップフロップの
励起表

(a)

$Y_1 Y_2$		C J K							
		000	001	011	010	110	111	101	100
A	00	00	00	10	10	00	00	00	00
B	10	00	00	10	10	11	11	dd	dd
C	11	11	01	01	11	11	11	11	11
D	01	11	01	01	11	dd	00	00	dd


(b)

$Y_1 Y_2 Y_3$		C J K							
		000	001	011	010	110	111	101	100
	011	ddd	ddd	ddd	ddd	111	111	ddd	ddd
B	010	110	110	010	010	111	111	ddd	ddd
A	110	110	110	010	010	110	110	110	110
C	111	111	101	101	111	111	111	111	111
D	101	111	101	101	111	ddd	110	110	ddd
	100	ddd	ddd	ddd	ddd	ddd	110	110	ddd


(c)

$Y_1 Y_2 Y_3$		C J K							
		000	001	011	010	110	111	101	100
	011	ddd	ddd	ddd	ddd	ddd	010	010	ddd
B	010	110	110	110	110	010	010	010	010
A	110	110	110	110	110	100	100	010	010
C	111	111	111	111	111	101	011	011	101
D	101	111	111	111	111	101	101	101	101
	100	ddd	ddd	ddd	ddd	101	101	ddd	ddd


(注) (b)(c)の 000, 001 の行はすべて don't care
であるから省略されている。



(a)



(b)



(c)

図 3.7 エッジトリガ型 JK フリップフロップ

変化しない。

エッジトリガ型と同様に16状態の遷移表から始めても設計できるが、マスタスレーブ型は4状態から始める方が簡単である。4状態の状態図を図3.8に示す。図の状態A(C)はクロックCが0、出力Qが0(1)で安定した状態である。状態B(D)はクロックが1、出力が0(1)で、次にクロックCが1→0のときC(A)に移る準備ができている状態である。

状態Aにあるときは入力C=0またはJ=0の間Aに留まり、CJ=1で状態Bに移る。状態Cにあるときは入力C=0またはK=0の間Cに留まり、CK=1になると状態Dに移る。CとJ(CとK)のどちらが先に1になっても同じ状態遷移が起こることに注意しなければならない。即ちクロックが先に1になっていれば、J,K入力の最初の立上りで入力を取り込まれ、J,K入力が先に1になっていれば、クロックの立上りで入力を取り込まれる。B(D)に移った後J(K)がどのように変化してもB(D)に留まり(エッジトリガ型のようにA(C)に戻ることはない)、次のクロックの立下りでC(A)に遷移する。

図3.8から直ちに4状態の遷移表(表3.6(a))が得られ、励起表は表3.6(b)となる。この表より

$$\begin{aligned} Y_1 &= y_1 \overline{C} + y_1 \overline{y_2} + y_1 \overline{K} + \overline{y_2} C J \\ Y_2 &= y_1 \overline{C} + y_2 C + y_1 y_2 \end{aligned} \quad (3.16)$$

となり、 $S_1, R_1; S_2, R_2$ は

$$\begin{aligned} S_1 &= \overline{y_2} C J & R_1 &= y_2 C K \\ S_2 &= \overline{C} y_1 & R_2 &= \overline{y_1} \overline{C} \end{aligned} \quad (3.17)$$

となる[3]。(3.17)式から典型的なマスタスレーブ型JKフリップフロップ(図3.9)が導かれる。

マスタスレーブ型JKフリップフロップはJ,K入力のパルス幅がクロックに比べ狭い場合でも安定に動作し、立上りの遅いクロックパルスでも確実に動作するので非常に便利なフリップフロップである[10]。

3.4.3 入力変化に制限があるJKフリップフロップ

エッジトリガ型、マスタスレーブ型と呼ばれているJKフリップフロップの中にこれまでに述べた定義に基づく遷移表からは設計できないフリップフロップがある。本節ではクロックパルスが1の間にJ,K入力に変化しないという仮定を導入してこれらのフリップフロップを設計し、その動作を検討する。

表3.3の遷移表に上の制限を入れると、状態4~7, c~fのクロックが1の部分は安定状態のみとなり、クロックが0の部分はそ




図 3.8 マスタスレーブ型
JK フリップフロップの状態図

表 3.6 マスタスレーブ型 JK フリップフロップ

(a) 遷移表

現在の 状態	C J K								出力 q
	000	001	011	010	110	111	101	100	
A	(A)	(A)	(A)	(A)	B	B	(A)	(A)	0
B	C	C	C	C	(B)	(B)	(B)	(B)	0
C	(C)	(C)	(C)	(C)	(C)	D	D	(C)	1
D	A	A	A	A	(D)	(D)	(D)	(D)	1

次の状態

(b) 励起表

y ₁ y ₂		C J K							
		000	001	011	010	110	111	101	100
A	00	00	00	00	00	10	10	00	00
B	10	11	11	11	11	10	10	10	10
C	11	11	11	11	11	11	01	01	11
D	01	00	00	00	00	01	01	01	01

Y₁ Y₂




図 3.9 マスタスレーブ型 JK フリップフロップ

それぞれの安定状態からクロックが $1 \rightarrow 0$ となるときの過渡状態だけになる。これに伴って状態 6 と d への遷移はなくなるのですべて don't care にする。こうして得られる遷移表（表は省略）の状態を最小化すると 4 状態の遷移表（表 3.7 (a)）が得られ、レースがないように状態変数 y_1, y_2 を割り当てると表 3.7 (b) の励起表になる。表より

$$\begin{aligned} Y_1 &= y_1 C K + y_2 (y_1 + \bar{C} + \bar{J}) \\ Y_2 &= \bar{y}_1 C J + y_2 (\bar{y}_1 + \bar{C} + \bar{K}) \end{aligned} \quad (3.18)$$

となる。(3.16) 式を

$$\begin{aligned} Y_1 &= y_2 \bar{y}_1 \bar{C} \bar{J} + y_1 C K \\ Y_2 &= y_2 \bar{y}_1 C K + \bar{y}_1 C J \end{aligned} \quad (3.19)$$

と変形し、 \bar{y}_1 を束線化によって、インバータを使わずに構成すると図 3.10 (a) となり、出力は $Q = y_2$ である。出力段の SR ラッチの入力は同時に 0 にはならないのもう一方の出力は \bar{Q} となる。また、図 3.3 のラッチと同様の変形によって図 3.10 (b) に示す対称回路も構成できる。(3.18) 式を

$$\begin{aligned} Y_1 &= y_2 \bar{y}_1 \bar{C} \bar{J} + (y_2 + y_1 C K) y_1 \\ Y_2 &= \bar{y}_1 C J + (\bar{y}_1 + \bar{C} + \bar{K}) y_2 \end{aligned} \quad (3.20)$$

と変形して、SR ラッチの入力を求めると

$$\begin{aligned} S_1 &= \overline{y_2 y_1 C J}, & R_1 &= \overline{y_2 y_1 C K} \\ S_2 &= \overline{y_1 C J}, & R_2 &= y_1 C K \end{aligned} \quad (3.21)$$

となり、SRラッチを2個使った回路（図3.10(c)）が得られる。図3.10(c)の回路の出力はふつう $Q = y_1$ となっている。2つのSRラッチの入力はいずれも $SR = 0$ を満たしているのでゲート8から $\overline{y_1}(\overline{Q})$ 、ゲート4から $\overline{y_2}$ が得られる。

図3.10の回路はすべて状態遷移に関して等価な回路であるが出力のタイミングが異なる。状態変数 y_2 はクロックの立上りで $A \rightarrow D$ 、 $C \rightarrow B$ の遷移によって変化し、 y_1 はクロックの立下りで $B \rightarrow A$ 、 $D \rightarrow C$ の遷移によって変化する。図3.10(a)、(b)の出力は $Q = y_2$ であるからクロックの立上りで変化し、図3.10(c)では $Q = y_1$ であるからクロックの立下りで変化する。

一般に図3.10(a)、(b)はエッジトリガ型と呼ばれている。この理由はクロックの立上りで入力を取り込み出力が変化するからと考えられる。しかし、図3.10(a)、(b)ではクロックが0になるまでに入力は変化してはならない。したがって3.4.1で設計したエッジトリガ型と等価ではない。クロックが1の間に入力に変化すると誤動作することは容易に確かめることができる。例えば図3.10(a)で $CJKy_1y_2 = 10000$ の安定状態にあるとき、Jが $0 \rightarrow 1$ と変化する

ると11001となり y_2 は $0 \rightarrow 1$ と変わってしまう。入力変化に制限が付いただけ回路が簡単になっている。Dフリップフロップではこのようなことが起こらないので、図3.10(a)と類似の回路が広く使われている。

図3.10(c)はマスタスレーブ型と呼ばれている。クロックの立上りで入力を一段目 (y_2) のラッチに取り込み、クロックの立下りで出力が変化する点では前節のマスタスレーブ型と同じであるが、入力変化にエッジトリガ型と同様の制限が付く。クロックが1になってからJ(K)が1になっても正しい動作をするが、一度1になった入力が $C = 1$ の間に0に戻ると誤動作をする。

ここで述べたフリップフロップは3.4.1および3.4.2に示したフリップフロップより回路構成が簡単であるから、使用する同期回路が入力変化の制限条件を満たすなら効果的に利用できる。しかし、入力変化に制限があることに注意する必要がある。図3.10(a)、(b)とエッジトリガ型、図3.10(c)とマスタスレーブ型を全く同じ機能を持つと考えるべきではない。

3.4.4 本質的ハザード

JKフリップフロップの遷移表にはすべて本質的ハザードが存在する[3]。図3.9の回路ではクロックを反転させるインバータが他のゲートに比べ3倍以上遅いとクロックの立下りで入力がマスタと

表 3.7 入力変化に制限がある J K フリップフロップ

(a) 遷移表

現在の 状態	C J K							
	000	001	011	010	110	111	101	100
(0-6) A	(A)	(A)	(A)	(A)	D	D	(A)	(A)
(5, 7) B	-	A	A	-	-	(B)	(B)	-
(8-e) C	(C)	(C)	(C)	(C)	(C)	B	B	(C)
(e, f) D	-	-	C	C	(D)	(D)	-	-

次の状態

(b) 励起表

$y_1 y_2$		C J K							
		000	001	011	010	110	111	101	100
A	00	00	00	00	00	01	01	00	00
B	10	dd	00	00	dd	dd	10	10	dd
C	11	11	11	11	11	11	10	10	11
D	01	dd	dd	11	11	01	01	dd	dd

$Y_1 Y_2$





図 3.10 各種の J K フリップフロップ

スレーブを素通りする。この程度の遅れのばらつきはそう希ではない[3]。しかし、図3.10(c)ではゲート1の出力がゲート3の変化後の出力より遅くゲート5に達するときのみ誤動作する。ゲート1から5へは配線だけであり、集積回路では配線の遅れはゲートの遅れに対して無視できるので現実にはこのようなことは起こらない。

なお、エッジトリガ型JKフリップフロップと図3.10(a),(b)についても同様の検討ができる。

3.5 特殊なフリップフロップの設計

本節では2種類の特殊なフリップフロップを設計し、普通の方法と第2章で述べたSRラッチによる設計を比較検討する。

3.5.1 エッジセンシングマスタスレーブ型JKフリップフロップ

エッジセンシングマスタスレーブ型JKフリップフロップはクロックの立上がりでJ,K入力を取込み、クロックの立下がりで出力が変化する[3]。このフリップフロップの遷移表(表3.8(a))は文献[3]の図15.9に示されているので、ここでは概略を示す。

フリップフロップの出力は z_2 であり、クロックCが0のとき安定状態a(出力0)またはc(出力1)にある。状態aでCが $0 \rightarrow 1$ と変化するとき、 $J = 1$ ならbに移る。bは次にクロックが0になると出力が変化して状態cに移る準備状態である。Jが0なら状態eに

移り、次にクロックが0になるとaに戻る。出力が変化しない入力による状態遷移である。状態b,eとも $C = 1$ の間にJ,Kが変化しても状態は変わらない。すなわちCが $0 \rightarrow 1$ になるときのJの値(Kは無関係)によって状態がbかeに遷移する。普通のマスタスレーブ型JKフリップフロップでは $CJ = 1$ で状態aからbに移るが、C,Jのどちらが先に1になっても状態bに移るので、状態eはない(表3.6参照)。C=0で状態cにあるときもJをKに変えて同様に導くことができる。

このようにした6状態の遷移表を表3.8(a)に示す。表3.8(a)の各状態に状態変数 y_1, y_2, y_3 をレースがないように割り当てる(表3.8(b)の左端欄)。この割当ては変数の順序と0,1の入替えを除いてユニークである。

表3.8(b)から Y_1, Y_2, Y_3 と出力 Z_1, Z_2 をハザードフリーに求めると、

$$\begin{aligned} Y_1 &= y_1 y_3 + y_1 \bar{y}_2 + y_1 \bar{C} + y_1 \bar{K} + C J \bar{y}_2 \bar{y}_3 \\ Y_2 &= \bar{C} y_1 + C y_2 + y_1 y_2 \\ Y_3 &= C y_3 + C \bar{J} \bar{y}_1 \bar{y}_2 + C \bar{K} y_1 y_2 \\ Z_1 &= y_1 \\ Z_2 &= y_2 \end{aligned} \quad (3.22)$$

となる[3]。 y_1, y_2, y_3 のためのインバータを含め15ゲート、入力総

数 4 0 である。

次に表 3. 8 (b) から S_1R_1 の制御表を作ると表 3. 8 (c) になる (S_2 , R_2 ; S_3, R_3 も同様)。これから各 S, R を求めると、

$$\begin{aligned} S_1 &= C J \overline{y_2 y_3} & R_1 &= C K y_2 \overline{y_3} \\ S_2 &= \overline{C} y_1 & R_2 &= \overline{C} \overline{y_1} \\ S_3 &= C \overline{J y_1 y_2} + C \overline{K y_1 y_2} & R_3 &= \overline{C} \end{aligned} \quad (3.23)$$

となり、12ゲート、入力総数 33 である (図 3. 11)。したがって、この設計では S R ラッチによる設計が有効である。

(3.22) 式を (2.5) 式の形に変形すると

$$\begin{aligned} Y_1 &= C J \overline{y_2 y_3} + (\overline{C} + \overline{K} + \overline{y_2} + y_3) y_1 \\ Y_2 &= \overline{C} y_1 + (C + y_1) y_2 \\ Y_3 &= C \overline{J y_1 y_2} + C \overline{K y_1 y_2} + C y_3 \end{aligned} \quad (3.24)$$

となり、これより S, R を求めると (3.23) 式と同じになる。 ($S_1R_1 = S_2R_2 = S_3R_3 = 0$ は満たされている。) この設計では Y_1, Y_2, Y_3 をハザードフリーに求め、式の変形により S R ラッチの入力を求めたのと、S R ラッチによる設計法で S R ラッチの入力を求めたのと、結果は同じになる。

3. 5. 2 ダブルエッジトリガ型 J K フリップフロップ

ダブルエッジトリガ型フリップフロップは、クロック C の立上がりりと立下がりの両方で入力に応答するフリップフロップである [5]。

表 3. 8 エッジセンシングマスタスレーブ型 J K フリップフロップ

(a) 遷移表

現在の 状態	C J K								出力 $z_1 z_2$
	000	001	011	010	100	101	111	110	
a	(a)	(a)	(a)	(a)	e	e	b	b	00
e	a	a	a	a	(e)	(e)	(e)	(e)	00
b	c	c	c	c	(b)	(b)	(b)	(b)	01
c	(c)	(c)	(c)	(c)	f	d	d	f	11
f	c	c	c	c	(f)	(f)	(f)	(f)	11
d	a	a	a	a	(d)	(d)	(d)	(d)	10

次の状態

(b) 励起表

$y_3 y_2 y_1$		C J K							
		000	001	011	010	100	101	111	110
a	000	000	000	000	000	100	100	001	001
b	001	011	011	011	011	001	001	001	001
c	011	011	011	011	011	111	010	010	111
d	010	000	000	000	000	010	010	010	010
e	100	000	000	000	000	100	100	100	100
	101	ddd	ddd	ddd	ddd	ddd	ddd	ddd	ddd
f	111	011	011	011	011	111	111	111	111
	110	ddd	ddd	ddd	ddd	ddd	ddd	ddd	ddd

$y_3 y_2 y_1$

表 3. 8 エッジセンシングマスタスレーブ型
JKフリップフロップ (続き)

(c) S, R の制御表

$y_3 y_2 y_1$	C J K							
	000	001	011	010	100	101	111	110
000	0d	0d	0d	0d	0d	0d	10	10
001	d0	d0	d0	d0	d0	d0	d0	d0
011	d0	d0	d0	d0	d0	01	01	d0
010	0d	0d	0d	0d	0d	0d	0d	0d
100	0d	0d	0d	0d	0d	0d	0d	0d
101	dd	dd	dd	dd	dd	dd	dd	dd
111	d0	d0	d0	d0	d0	d0	d0	d0
110	dd	dd	dd	dd	dd	dd	dd	dd

S, R




図 3. 1 1 エッジセンシングマスタスレーブ型
JKフリップフロップ

この型のフリップフロップはクロックの両方のエッジを使用するのでクロックの無駄な反転がなく、普通のエッジトリガ型フリップフロップに比べ高速化に適し、またCMOSゲートで実現するときには消費電力の点でも有利である[11][12]。ダブルエッジトリガ型にもDフリップフロップとJKフリップフロップがあるが、ここではJKフリップフロップを設計する。16状態の遷移表はエッジトリガ型フリップフロップの遷移表(表3.3)のクロックの立ち下がり部分を立ち上がり部分と同じようにすることによって容易に導かれる(表3.9)。この表ではクロックとJ, K入力は同時に変化しないと仮定している。4状態に簡単化された遷移表は2種類あるが、設計結果を比較するため、表3.10(a)(文献[5]の表8B)を用いる。(A=(0, 1, 4, 5), B=(2, 3, d, f), C=(8, a, c, e), D=(6, 7, 9, b)である。)状態割当ても文献[5]と同じにする。励起表(表3.10(b))より、 Y_1, Y_2, Q は

$$\begin{aligned} Y_1 &= \overline{C} y_1 + J \overline{y_2} (C + y_1) \\ &\quad + \overline{K} y_2 [C + y_1] + J \overline{K} (C + y_1) \\ Y_2 &= C y_2 + J \overline{y_1} (\overline{C} + y_2) \\ &\quad + \overline{K} y_1 [\overline{C} + y_2] + J \overline{K} y_2 \\ Q &= [\overline{C} y_1] + [C y_2] \\ &\quad + [\overline{K} y_2 (C + y_1)] \end{aligned} \quad (3.25)$$

となる[5]。(3.25)式をNAND3段で構成した回路図から $\overline{y_1}, \overline{y_2}$ のためのインバータを含め15ゲート、39入力であり、遅れは4ゲート分である。

表3.10(b)から $S_1 R_1$ の制御表を求めると表3.10(c)となり(S_2, R_2 も同様)、これより $S_1, R_1; S_2, R_2, Q$ は

$$\begin{aligned} S_1 &= C J \overline{y_2} + C \overline{K} y_2 \\ R_1 &= C \overline{J} \overline{y_2} + C K y_2 \\ S_2 &= \overline{C} J \overline{y_1} + \overline{C} \overline{K} y_1 \\ R_2 &= \overline{C} \overline{J} \overline{y_1} + \overline{C} K y_1 \\ Q &= \overline{C} y_1 + C y_2 + y_1 y_2 \\ &= \overline{C} \overline{K} y_1 + \overline{C} K y_1 + C \overline{K} y_2 + C K y_2 + y_1 y_2 \end{aligned} \quad (3.26)$$

となり、ゲート数は14、入力総数は43である。この回路(図3.12)は出力Qをハザードフリーにするための項 $y_1 y_2$ に必要なゲートを除いて、対称回路となっており文献[5]の回路より実用上優れている。

表 3.9 ダブルエッジトリガ型 J K フリップフロップ
の遷移表

現在の 状態	C J K								出力 Q
	000	001	011	010	110	111	101	100	
0	①	1	3	2				4	0
1	0	①	3	2			5		0
2	0	1	3	②	e-				0
3	0	1	③	4		f-			0
4	0				6	7	5	④	0
5		1			6	7	⑤	4	0
6				a-	⑥	7	5	4	0
7			b-		6	⑦	5	4	0
8	⑧	9	b	a				c	1
9	8	⑨	b	a			5-		1
a	8	9	b	⑩	e				1
b	8	9	⑪	a		7-			1
c	8				e	f	d	⑬	1
d		1-			e	f	⑭	c	1
e			a	⑮	e	f	d	c	1
f			3-		e	⑯	d	c	1

次の状態

(注) 空欄は don't care 示す。また、状態の後の
- はその状態の出力が don't care であることを示す。

表 3.10 ダブルエッジトリガ型
J K フリップフロップ

(a) 簡単化された遷移表

現在の 状態	C J K							
	000	001	011	010	110	111	101	100
(0145) A	① 0	② 0	B, 0	B, 0	D, 0	D, 0	③ 0	④ 0
(23df) B	A, 0	A, 0	⑤ 0	⑥ 0	C, 1	⑦ 1	⑧ 1	C, 1
(8ace) C	⑨ 1	D, 1	D, 1	⑩ 1	⑪ 1	B, 1	B, 1	⑫ 1
(679b) D	C, 1	⑬ 1	⑭ 1	C, 1	⑮ 0	⑯ 0	A, 0	A, 0

次の状態, 出力

(b) 励起表

y ₁ y ₂		C J K							
		000	001	011	010	110	111	101	100
A	00	000	000	010	010	100	100	000	000
B	01	000	000	010	010	111	011	011	111
C	11	111	101	101	111	111	011	011	111
D	10	111	101	101	111	100	100	000	000

Y₁ Y₂ Q

(c) S, R₁ の制御表

y ₁ y ₂		C J K							
		000	001	011	010	110	111	101	100
00		0d	0d	0d	0d	10	10	0d	0d
01		0d	0d	0d	0d	10	0d	0d	10
11		d0	d0	d0	d0	d0	01	01	d0
10		d0	d0	d0	d0	d0	d0	01	01

S₁ R₁




図3.12 ダブルエッジトリガ型JKフリップフロップ

3.6 おわりに

Dラッチ、Dフリップフロップ、JKフリップフロップを設計し、経験的に設計されたと思われる回路も非同期理論に基づいて設計できることを示した。その過程で次の点を明らかにした。

まず、異なる回路のように見えるEarleラッチとDラッチ、およびマスタスレーブ型とエッジトリガ型のDフリップフロップがそれぞれ1つの遷移表から設計できる。したがって論理的に同じである（ゲートの遅れを考慮すると全く同じとは言えない）。

つぎに、JKフリップフロップのエッジトリガ型とマスタスレーブ型の定義を明確にし、定義から広く使われている回路が理論的に設計できることを示した。クロックが1の間に入力を変化させてはならない型を導入し、この型の回路を3種類設計した。出力のタイミングを除いて、これら3つの回路は論理的に等価である。このうち2つはエッジトリガ型、他の1つはマスタスレーブ型と呼ばれているが、本来のエッジトリガ型、マスタスレーブ型とは異なることを明らかにした。同期回路で使用するときタイミングが入力変化の制限条件を満たしていれば、回路構成が簡単であるから、これらの回路を有効に利用できる。しかし、これらの回路は本来のエッジトリガ型、マスタスレーブ型とは論理的に動作が異なる。

最後に特殊なフリップフロップを、第2章で示したSRラッチに

よる設計法を適用して、2種類設計した。クロックの立上りで入力を取り込み立下りで出力が変化するエッジセンシングマスタスレーブ型JKフリップフロップとクロックの立上りと立下りの両方で入力に応答するダブルエッジトリガ型JKフリップフロップは前述のフリップフロップに比べかなり複雑な回路構成になる。

本章では広く使われているほとんどのフリップフロップが導かれ、その過程で各種の回路の同一性と相違点が明確にされた。これらの点を明確にしておくことは理論的にも実用的にも重要であると考えられる。

参 考 文 献

- [1] 井上訓行, 奥川峻史: 非同期回路理論によるラッチとフリップフロップの設計, 電子通信学会技術研究報告, CPSY86-58(1987).
- [2] S. Okugawa and N. Inoue: Systematic Design of D Flip-flops Using Two State Variables, Electronics Letters Vol. 23, No. 17, pp. 909-910(1987).
- [3] F. J. Hill and G. R. Peterson: Introduction to Switching Theory and Logical Design, 3rd ed., John Wiley & Sons, New York(1981).
- [4] 井上訓行, 奥川峻史: SRラッチによる非同期回路の設計,

情報処理学会論文誌, Vol. 28, No. 10, pp1051-1059(1987).

- [5] S. H. Unger: Double-Edge-Triggered Flip-flops, IEEE Transactions on Computers, Vol. C-30, No. 6, pp. 447-451(1981).
- [6] S. R. Kunkel and J. E. Smith: Optimal Pipelining in Supercomputers, Proceedings of 13th International Symposium on Computer Architecture, pp. 404-411(1986).
- [7] G. A. Maley and J. Earle: The Logic Design of Transistor Digital Computers, Prentice-Hall, Englewood Cliffs(1963).
- [8] E. Kjelkerud and O. Thessen: Methods of Modelling Digital Devices for Logic Simulation, Proceedings of 16th Design Automation Conference, pp. 235-241 (1979).
- [9] S. H. Unger: Asynchronous Sequential Switching Circuits, Wiley-Inter-Science, New York(1969).
- [10] S. Muroga(室賀三郎, 笹尾勤訳): 論理設計とスイッチング理論, 共立出版(1981).
- [11] Shin-Lien LU and Milos Ercegovac: A Novel CMOS Implementation of Double-Edge-Triggered Flip-Flops, IEEE Journal of Solid-State Circuits, Vol. 25, No. 4, pp1008-1010 (1990).
- [12] M. Afghahi and J. Yuan: Double-Edge-Triggered D-Flip-Flops

for High-Speed CMOS Circuits, IEEE Journal of Solid-State Circuits, Vol. 26, No. 8, pp1168-1170(1991).

[13] Texas Instruments: The Bipolar Digital Integrated Circuits Data Book(1976).

第4章 マイクロプロセッサの設計開発システム

4.1 はじめに

非同期回路は第2章、第3章で述べたようにハザードやレースの問題があるため設計が複雑になり、大規模な回路の開発は難しい。順序回路は記憶素子に第3章で設計されたフリップフロップを用い、それに共通のクロックパルスを供給することによって同期式順序回路として設計できる。本章では最も複雑な論理システムであるマイクロプロセッサを同期回路で設計するシステムについて述べる。

論理システムはその仕様が与えられたとき、①ハードウェア（論理回路）、②ファームウェア（マイクロプログラム）、③ソフトウェア（プログラム）によって実現される。これら3つが適切に役割を分担したシステムを構成しなければならない[1]。また、システムは固定した状態を保持する必要はなく、可変構造プロセッサやダイナミックマイクロプログラミングのように、必要に応じて構成要素が変化するように構成できる。このような役割分担を評価するため、プログラム可能なLSIを用いたマイクロプロセッサ開発システムが構築されている。

半導体集積回路技術の進展により大規模のFPGA（Field Programmable Gate Array）が利用可能になり、これらを利用すれば

大学等の研究室内においてもマイクロプロセッサなどの必要な機能を持つLSIが開発できるようになってきている。FPGAを用いたシステムは、市販のプロセッサに比べると規模と性能の点で制限を受けるが、特定用途向きであれば必要な性能を持つプロセッサが開発されている[2]。

ここで述べるシステムはプロセッサチップにFPGAを用いて、研究室内で独自のマイクロプロセッサを開発するシステムであり、研究と教育に利用されている[3][4][5]。本章ではシステムの構成と、計算機設計とアーキテクチャ教育への応用について述べる。

4.2 開発システムのアーキテクチャ

研究室内でマイクロプロセッサを開発するシステムを実現する上で重要な2つの点について検討する。

4.2.1 プロセッサチップの選択

研究教育用のシステムでは、設計変更や設計途中での動作確認などに柔軟に対応するため、利用するFPGAは

① 設計を実験室内で直ちに書き込めること

② 何回でも書き換えられること

が必要である。

現在マイクロプロセッサを1チップ化できる程度のFPGAは数

種類入手可能である[6]。これらの中で上記の①②を満たすので、Xilinx社のLCA (Logic Cell Array) が最も適切であると考えられる。LCAは組合せ回路とフリップフロップからなる論理ブロックがアレイ状に配置され、その間に配線領域がとられている[14]。論理ブロックと配線領域はRAM構造になっているので、構成(Configuration)データを外部からダウンロードするだけで直ちに設計をプログラムでき、書き換え回数に制限はない。

4.2.2 制御方式の検討

計算機の制御方式はマイクロプログラム制御方式と結線制御(Wired Logic Control)方式に大別されるが、設計とデバッグの点から、結線制御方式に比べ、マイクロプログラム制御方式には次の特徴がある[7]。

- ① 命令セットの設計に自由度が高く、単純なハードウェアでもいろいろな命令セットを実現できる。特にスタック機構や割込み制御も複雑な制御回路を組み込まずに実現できる。
- ② 結線制御に比べ設計が容易である。特に設計変更に対応できる。命令セットの一部を実装して評価し、必要に応じて命令を追加できる。
- ③ レジスタトランスファーレベルのデバッグが容易である。外部からマイクロ命令を与えることによってマイクロ命令で指定可能な

すべてのレジスタトランスファ操作を単独でテストできる。

④ マイクロアセンブラなどの汎用の開発支援ツールを用意できる。

これらの点はシステムを教育に用いるとき特に有効である。しかし、性能と制御メモリの点で問題がある。

開発されたシステムはプロセッサチップにLCAを用い、制御メモリを外付けにしたマイクロプログラム制御方式を採用している。結線制御方式のためのデバッグ環境はないがLCAに制御部を入れることは可能である。また、4.5でマイクロプログラム制御方式を結線制御方式に変換する方法を検討している。

4.3 ハードウェア構成

4.3.1 MDボードのハードウェア

マイクロプログラム制御方式の計算機を設計対象として開発した開発支援システムの構成について述べる[3][4]。本システムは設計された計算機を実現するボード(MD(Microprocessor Development)ボードと呼ぶ)、デバッグボード、MDボードを支援するパーソナルコンピュータから構成されている。

MDボードはプロセッサ用チップ(LCA)と外付けの制御メモリ、主メモリから成り、図4.1に示すように接続されている。制御メモリと主メモリはRAM(8x32Kbits)またはそれとピン互換のRO




図4.1 MDボード
(Microprocessor Development Board)

Mが使用されてる。構成要素を全てRAM構造にできる点が本ボードの大きな特徴である。このときRAMにデータを書き込む手段が必要である。RAM上でデバッグを行い、設計が完了した部分からROMに固定する方法を採っている。MDボードには入出力部はなく、デバッグボードとパーソナルコンピュータの全面的な支援を受ける。このためにボード上の接続線はすべてコネクタを通して外部に出されている(図4.2)。

デバッグボードは約100個のスイッチとほぼ同数の表示灯から成り、MDボードを直接制御観測するために使用される。

システム全体の接続を図4.3に示す。MDボードとパーソナルコンピュータの間は図に示すように3種類の線で接続されている。

① ダウンロード線

LCAのチップ内に外部からの構成データを受け取る機能があり、この線を用いてLCAの構成(Configuration)を行う。

② 計算機の入出力線

MDボードのデータバスが直並列変換器を通してパーソナルコンピュータの直列入出力ポートに接続され、パーソナルコンピュータがMDボード上に開発されたプロセッサの入出力装置となる。

③ デバッグ線

MDボードから出ているすべての線がパーソナルコンピュータの





図4.2 MDボードの写真




図 4.3 システムの構成図

並列入出力ポートに接続され、デバッグ時に必要なデータの入出力に使用される。マイクロ命令やクロックもここから供給できる。

4.3.2 MDボードの動作

MDボードには次の5つの動作モードがある。

① M0: コンフィグモード

電源投入時にLCAをコンフィギュアするモードで、スイッチによりパーソナルコンピュータまたはROMのデータが使用される。

② M1: マイクロ命令ロードモード

LCA内のロジックによりパーソナルコンピュータからマイクロプログラムを制御メモリへロードする。

③ M2: 機械語ロードモード

マイクロプログラムによって機械語を主メモリにロードする。


④ M3: ノーマルモード

機械語が実行される通常の動作をする。

⑤ Md: デバッグモード

制御メモリの代わりにデバッグボード上のスイッチからマイクロ命令が供給される。このモードによりマイクロ命令で指定可能なすべてのレジスタトランスファ操作のデバッグが可能になっている。

モード間の遷移は図 4.4 のようになる。Mdへはどのモードから



M0 : コンフィグモード
 M1 : マイクロ命令ロードモード
 M2 : 機械語ロードモード
 M3 : ノーマルモード
 Md : デバッグモード

図 4.4 MD ボードの動作モード

でも移行できまたどのモードへ戻することもできる。②と③はRAMにデータを書き込むために使用され、必要がないときはパスする。

4.3.3 マイクロ命令と機械語のロードモード

マイクロ命令ロードモードの状態図を図4.5に示す。この時点ではプロセッサの必要なマイクロ操作はデバッグ済みで正常に動作すると仮定する。制御メモリは8ビットのチップが最大5個(40ビット)使用できるので、このアドレス指定には制御メモリアドレスレジスタ(CMAR)を用い、チップを指定するためチップカウンタCCを用意する。パーソナルコンピュータから読み込まれたデータ(8ビット)をLATに入れ、このデータを順にCMARの指定するアドレス(i)のチップカウンタの指定するチップ(j)にストアする。終了はCMARおよびCCの指定した値を利用する。このモードの制御は結線制御であり、プロセッサと同時に設計するが標準的な回路も用意されている。

機械語ロードモードの動作はIPL(Initial Program Loader)をマイクロプログラム化したものである。バイトアドレスの場合のマイクロプログラム例を図4.9に示す。先頭でSWが検査され、1なら命令取出しサイクル(Fetch Cycle)に移り通常の命令が実行される。0ならパーソナルコンピュータから送られるデータ(命令)がプログラムカウンタ(PC)の指定するアドレスへ順に入れられる。転




図 4.5 マイクロ命令ロードモードの状態遷移図

送が終了すると入力待ちの状態になるが、SWを検査してノーマルモードへ移ることもできる。

このように各モードで次のモードに移る準備をするのは、パーソナルコンピュータやワークステーションが電源投入後立上がるまでのプロセスと同様である (図 4.6)。

4.4 ソフトウェア構成

ソフトウェアはCADシステムと開発デバッグ支援システムの2つである。CADシステムは設計入力、論理シミュレーションおよび合成 (LCAへのマッピング) の3つの部分から成っているが、いずれもパーソナルコンピュータおよびワークステーション上の市販のCADシステムを利用している。

開発デバッグ支援システムは ①マイクロアセンブラ ②クロスアセンブラ ③デバッグツールから構成されており、マイクロアセンブラがその中心になっている (図 4.7)。

4.4.1 マイクロアセンブラ

本システムで使用するマイクロアセンブラは、設計によってターゲット計算機が異なるため機械独立型でなければならない。この型のマイクロアセンブラにはいくつかの種類があるが、デバッグのためにマイクロ命令と直接の対応が必要なことから、逆アセンブラを同




図 4.6 ハードウェアの立上りシーケンス
(左側はソフトウェアの立上りシーケンス)




図 4.7 ソフトウェア構成

時に開発するため、リスト形式[8]を用いる。リスト形式ではマイクロ命令の各フィールドに対しニモニックとビットパターンの対応表をマイクロ命令定義ファイルで与え、マイクロプログラムはニモニックの羅列で記述する。ドキュメント性を高めるため対応するマイクロ命令ビットを持たない冗長なニモニックが導入されている。図

4.8に図4.16(a)のプロセッサのマイクロ命令とその定義ファイルを示す。この定義ファイルはC言語のヘッダファイルになっており、各行は


```
{"mnem", b1, b2, value}
```

の形をとり、mnemはマイクロ命令のビット位置 b1~b2の値がvalueであることを示す。冗長なニモニックでは b1, b2, valueを CODE_LENGTH, 0, 0とし、マイクロ命令アドレス部は b1, b2のみが有効となる。また、アセンブル時に対応するニモニックの指定されていないビット位置には0が入れられる。

次に例として図4.16(a)のプロセッサの機械語プログラムロードモードのマイクロプログラムを示す(図4.9)。四角で囲まれた部分が冗長なニモニックであり、これによってレジスタトランスファ形式に近い記述になっている。

4.4.2 クロスアセンブラ

クロスアセンブラはマイクロアセンブラが出力するシンボルテー



S Source Register
D Destination Register
F ALU&Shifter Function
C Carry Control
FI Flag Control
M Memory I/O Selection
P PC Count
A Address Selection
Co Condition Selection
Add Control Memory Address
8 bits are not used

(a) マイクロ命令

```
/* 冗長なニモニック */
{"=", CODE_LENGTH, 0, 0}, {"&", 32, 29, 0xA},
{"LAT", CODE_LENGTH, 0, 0}, {"|", 32, 29, 0xB},
{"", CODE_LENGTH, 0, 0}, {"<", 32, 27, 0x30},
{"IF", CODE_LENGTH, 0, 0}, {"+", 32, 27, 0x38},
{"(", CODE_LENGTH, 0, 0}, {"--", 32, 27, 0x3C},
{")", CODE_LENGTH, 0, 0}, {"++", 32, 27, 0x33},
{"GOTO", CODE_LENGTH, 0, 0}, {"-", 32, 27, 0x37},

/* Source Register */
{"sPCH", 39, 37, 0x1}, {"sPCL", 39, 37, 0x2},
{"sMARH", 39, 37, 0x1}, {"sMARL", 39, 37, 0x2},
{"sM", 39, 37, 0x3}, {"sIO", 39, 37, 0x3},
{"sR0", 39, 37, 0x4}, {"sR1", 39, 37, 0x5},
{"sR2", 39, 37, 0x6}, {"sR3", 39, 37, 0x7},

/* Destination Register */
{"NULL", 36, 33, 0x0}, {"dPCH", 36, 33, 0x1},
{"dPCL", 36, 33, 0x2}, {"dMARH", 36, 33, 0x3},
{"dMARL", 36, 33, 0x4}, {"dM", 36, 33, 0x6},
{"dIO", 36, 33, 0x6}, {"dLAT", 36, 33, 0x7},
{"dR0", 36, 33, 0xC}, {"dR1", 36, 33, 0xD},
{"dR2", 36, 33, 0xE}, {"dR3", 36, 33, 0xF},

/* ALU & Shifter Function */
{"SHR", 32, 29, 0x4}, {"RCR", 32, 29, 0x5},
{"SHL", 32, 29, 0x6}, {"RCL", 32, 29, 0x7},
{"-", 32, 29, 0x8}, {"@", 32, 29, 0x9},
{"&", 32, 29, 0xA}, {"|", 32, 29, 0xB},
{"<", 32, 27, 0x30}, {"+", 32, 27, 0x38},
{"-", 32, 27, 0x3C}, {"++", 32, 27, 0x33},
{"-", 32, 27, 0x37},

/* Other Function */
{"C2_LD", 26, 25, 0x1}, {"FLAG", 26, 25, 0x2},
{"sM", 24, 24, 1}, {"dM", 24, 24, 1},
{"PC++", 23, 23, 1}, {"sPCH", 22, 22, 1},
{"sPCL", 22, 22, 1}, {"aPC", 22, 22, 1},
{"aMAR", 22, 22, 0},

/* Condition Selection */
{"C1", 21, 18, 0x1}, {"C2", 21, 18, 0x2},
{"Z", 21, 18, 0x3}, {"S", 21, 18, 0x4},
{"I", 21, 18, 0x5}, {"O", 21, 18, 0x6},
{"GOTO", 21, 18, 0x7}, {"INT9", 21, 18, 0x9},
{"BUS0", 21, 18, 0xA}, {"BUS1", 21, 18, 0xB},
{"INT12", 21, 18, 0xC}, {"INT13", 21, 18, 0xD},
{"SW", 21, 18, 0xE}, {"INST", 21, 18, 0xF},

/* Bit 17-10 Not Used */
/* Label Field */
Micro labelField = {
    NULL, 9, 0, 0};
```

(b) (a)の定義ファイル

図4.8 マイクロ命令とその定義ファイル


```

: MAIN_LOOP
  IF (SW) GOTO FETCH      ; SW: Mode Switch
: WAIT_IN_CHAR
  IF (I) GOTO READ_CHAR   ; I: Input Flag
  GOTO WAIT_IN_CHAR
: READ_CHAR
  dR1 <= sIO
: WRITE_TO_MEMORY
  dM <= sR1, aPC           ; Addressed by PC
  PC++, GOTO WAIT_IN_CHAR

```

図 4.9 機械語ロードモードのマイクロプログラム

ブルから機械語コードを生成する。機械語のニモニクとして、その命令の制御メモリ内での実行開始番地に付けられたシンボルを使い、クロスアセンブラは命令語から制御メモリへのマッピング表を逆に用いて命令コードを決める。この方法は命令セットを定義せず、必要が生じた命令から定義して使うときに便利である。しかし、汎用性とソースプログラムのドキュメント性は必ずしも十分とはいえない。

4.4.3 デバッグ支援

MD ボードとパーソナルコンピュータの間のデバッグ線（マイクロ命令、アドレスバス、データバス）を使ってプロセッサチップを制御すると、任意のレジスタトランスファ操作を行うことができる。例えばレジスタ A にデータをセットするには、データバスに必要なデータを出して、マイクロ命令

A ← databus

を実行する。この結果を見るには、マイクロ命令

null ← A

を出して、データバスを観測する。ここで null は行き先レジスタなしを示す。

このようにして 1 ステップずつマイクロ命令を対話形式で実行し結果を観測すれば、初期のレジスタトランスファレベルのデバッグ

に非常に有効である。レジスタの出力はゲートのみを通してバスに出るので、観測には通常クロックを必要としない。したがって、どの時点で内部状態を観測しても次の動作には影響を与えず、観測バス[11]を設けたのと同じ機能を持つことになる。

マイクロプログラム制御方式のプロセッサでは、動作中のデータバスとマイクロ命令を同時に観測すると、バス上のデータの出所と行き先がわかる。バス上のデータをパーソナルコンピュータに取り込み、行き先レジスタの表示を更新すると、常にその時点の全てのレジスタの内容を表示しておくことができる。また、マイクロ命令はビット数が多い上にいろいろなフィールドに分かれているため、16進や2進形式で入力せず、前述のマイクロアセンブラを用いてレジスタトランスファ形式の記述から2進形式のマイクロ命令を生成している。観測表示のときは逆アセンブラがマイクロ命令定義ファイルを参照してマイクロ命令をニモニク表示する。このデバッグにはつぎの4つのデバッグモードがある。

① シングルステップモード

マイクロ命令を1つずつ対話型で2進形式に変換して送出し、結果を表示する。このモードは最も初期のレジスタトランスファレベルのデバッグに使用され、クロックもパーソナルコンピュータから供給される。図4.10(a)にデバッグ中の画面のハードコピ

ーを示す。上部のレジスタ表示部はレジスタの内容のみを更新し、下部のマイクロ命令は1行毎に入力し直ちに実行される。

② 連続モード

マイクロアセンブラによってファイルに生成されているマイクロ命令を、クロックとともに連続してプロセッサに供給する。このモードは機械語の作成、デバッグ時に使われる。

③ 観測モード

制御メモリ内のマイクロ命令を実行させて動作を観測する。表示のために逆アセンブラが走るので、観測できる速さはソースプログラムの複雑さに依存する。観測中の画面は図4.10(b)に示すように1ステップが16進表示とその逆アセンブル結果の2行に表示される。

④ 高速モード

動作は観測モードと同じであるが、高速化のため観測結果を表示せず、ファイルに取り込む。

4.5 プロセッサの開発手順

図4.3のシステムを用いてMDボード上にプロセッサを開発する手順の概略を図4.11に示す。

① プロセッサの仕様（アーキテクチャ、命令の形式など）を決める。

<<送信モード1>> [シングルステップ]

IR=0000 LAT=0881 ACC=2D7F PC=0002 MAR=0000 M=0000 I/O=0000
R0=5AFF R1=087F R2=5AFF R3=0881 R4=0000 FLG=0000 BUS=0881

ACC = R0
ACC = SHR ACC
LAT = ACC
LAT = LAT & R0
R1 = LAT
PC++, NULL = PC
PC = R2
DSW

データバスへの出力値 [16進数] => [現在 5AFF] => 0000
PC = DSW
PC++, NULL = PC
PC ++
NULL = PC
LAT = LAT + PC
R3 = LAT

(a) シングルステップモード

<<受信モード1>> [逆アセンブル]

IR=0010 LAT=2A55 ACC=2A55 PC=1002 MAR=1002 M=0010 I/O=0000
R0=FF00 R1=0000 R2=0000 R3=0000 R4=0000 FLG=1000 BUS=1002

<001> <07 00 07 00 00>
FETCH MAR = PC
<002> <90 40 10 00 00>
IR = M, PC++
<003> <00 00 00 F0 00>
GOTO INST
<010> <41 10 01 F0 2A>
ADDRO LAT = R0, GOTO ADDA
<02A> <48 1A 00 FD 33>
ADDA LAT = LAT+ACC, FLAG, GOTO STA
<133> <29 10 00 F0 01>
STA ACC = LAT, GOTO FETCH
<001> <07 00 07 00 00>
FETCH MAR=PC

(b) 観測モード

図 4.10 デバッグ中の画面




図 4.11 プロセッサの開発手順

② ワークステーション上で回路図入力し、論理シミュレーションを行う。

③ ネットリストを変換してパーソナルコンピュータに送る。

④ パーソナルコンピュータ上でロジックをLCAのブロックにマッピングし配置配線を行う。

⑤ 配置配線の結果得られた構成データをLCAにダウンロードする。

⑥ デバッグボードを用いてレジスタトランスファレベルのデバッグを行う。

⑦ 命令セットを決め、そのマイクロプログラムをレジスタトランスファ形式で記述し、マイクロアセンブラによって2進形式に変換する。

⑧ 組込みロジックを用いてマイクロプログラムを制御メモリに移す。

⑨ 機械語のプログラムをクロスアセンブラで2進形式に変換する。

⑩ 機械語ロード用のマイクロプログラムを起動してプログラムを主メモリにロードする。

②においてマイクロプログラムを制御メモリにロードするロジックを、⑦で機械語プログラムを主メモリにロードするマイクロプログラムを組み込んでおく必要がある(図4.6)。

プロセッサ設計上の制約

上述の方法でデバッグするためには、MDボード上にプロセッサ

を設計する際に次の制限がある。


① チップの内部を観測するために、外部からデータを読むとき(メモリリード、I/Oリードなど)以外は、内部バス(のうちの1本)のデータを外部端子を通してチップ外のデータバスに出しておく必要がある。通常の設計においてこれは問題にならない。

② 外部からデータをセットするために、外部データをソースとして、データをセットされるレジスタを行き先レジスタに指定できるマイクロ命令を組み込んでおく必要がある。


③ バスを通さずに内容を変更できるレジスタ(例えばカウンタ)の変更後の内容はバスに出るまで観測できない。観測のためにマイクロ命令を挿入しなければならないので、この種のレジスタは使わない方が望ましい。

4.6 制御方式の変換

マイクロプログラム制御方式は前述のように柔軟性に富み、設計、デバッグが容易であるが、実行速度と制御メモリに問題がある。現状ではFPGAに制御メモリを内蔵することは難しく、ゲートアレイ化する場合でも制御メモリを内蔵するとゲートの使用効率が悪くなる。プロセッサの制御はマイクロプログラムでも結線制御でも可能であり、この2つは実現方法が異なるだけで本質的には同じ順序



(a) マイクロプログラム制御



(b) 結線制御

図 4.12 制御部のブロック図

回路である。

マイクロプログラム制御と結線制御のブロック図を図 4.12 に示す。図 4.12 (a) の制御メモリは制御信号と、次アドレスと、次アドレスを決定するための選択信号とを生成する組合せ回路である。

図 4.12 (b) の組合せ回路は制御信号(順序回路の出力)と順序回路の次の状態を決める。この図から 2 つの制御方式が等価であることがわかる。すなわち結線制御の組合せ回路を ROM で実現すれば

(容量的に実現不可能であろうが) マイクロプログラム制御となり、マイクロプログラム制御の制御メモリで表されるロジック(真理値表に相当する)をランダムロジックで実現すれば結線制御となる。

ここではマイクロプログラム制御方式で検証済みのプロセッサを、データプロセッサ部(レジスタ、ALU、バス構造など)は変更しないで、結線制御方式に変換する方法を検討する。マイクロアセンブラではレジスタトランスファ形式で記述された制御論理をマイクロプログラムに変換したが、レジスタトランスファ記述を結線制御に変換することもできる。また、一度マイクロプログラム制御で実現されたものを結線制御に変換することも可能である(図 4.13)。ここでは後者を採用し、次の 2 つの変換方法を検討する。

(1) 組合せ回路のみの変換

制御メモリは組合せ回路を真理値表の形で実現しているので、こ




図 4.13 制御の変換

の部分最適化した組合せ回路で実現する。たとえば、図 4.14 (a)のマイクロプログラムを 2 進形式に直すと図 4.14 (b)になる。制御語には定義する必要のない部分が多数含まれている。制御メモリに書き込むときは 0 または 1 にするが、この図では don't care になっている。図 4.16 (a)のデータプロセッサを図 4.8 のマイクロ命令で制御する場合では 10 入力 32 出力の組合せ回路を単純化して実現することになるが、どの程度の回路になるか確認できていない。この場合、次アドレス生成回路と CMAR はそのまま使用することになる。

(2) 全体の変換

各々のマイクロ命令は出力と次の状態を決める情報を持っているので、直接状態遷移図(表)に書き換えることができる。図 4.15 は図 4.14 のマイクロプログラムを状態図に変換したものである。すべてのマイクロ命令をこのように書き換えると、マイクロプログラムの語数を状態数とする順序回路となる。しかし、これは出力が状態のみで決まる Moore 形の順序回路である。一方、図 4.12 (b)の回路は出力が状態と入力で決まる Mealy 形の順序回路である。一般に前者の方が状態数が多くなる[9]ので、状態の最小化と論理最適化を行って順序回路として実現した場合、回路規模が問題である。

```

: MAIN_LOOP
  IF (SW) GOTO FETCH      ; SW: Mode Switch
: WAIT_IN_CHAR
  IF (I) GOTO READ_CHAR   ; I: Input Flag
  GOTO WAIT_IN_CHAR
: READ_CHAR
  dR1 <= sIO
: WRITE_TO_MEMORY
  dM <= sR1, aPC          ; Addressed by PC
  PC++, GOTO WAIT_IN_CHAR

```


(a) レジスタトランスファ記述

アドレス	マイクロ命令
0000	---0000-----0-1110 xxxx
0001	---0000-----0-0101 0011
0010	---0000-----0-0111 0001
0011	0111101110000--00-0000 ----
0100	1010110110000--1010000 ----
0101	---0000-----1-0111 0001

アドレスは4ビットに短縮されている。
 xxxx はフェッチサイクルの開始番地を
 - は don't care を表す。

(b) 2進表現

図4.14 マイクロ命令とその2進表現



PC プログラムカウンタ
 IF 入力フラッグ

図4.15 図4.14の状態遷移図による表現

現在(1)(2)の方法で実現可能な規模の回路が得られるか検討中である。

4.7 教育への応用

本節ではMDボードを中心とするシステムの計算機工学教育への応用について述べる。計算機工学の実験実習において、従来からゲートレベルのICを用いた論理回路の実験と、市販のマイクロプロセッサを用いたアーキテクチャ実習が行われてきた[10]。しかし、これだけでは大学等の計算機工学教育としては不十分になってきている。

4.7.1 計算機設計とアーキテクチャ教育

最近、LSI時代に対応した計算機設計とアーキテクチャ教育の重要性が認識され、FPGAなどの利用により研究室内でもプロセッサの開発が可能になったことを背景に、計算機工学教育に対する議論が活発になり、また、具体的な教育システムも開発されている[3]～[5][11]～[13]。これらを要約すると

- (1) アーキテクチャ設計から実装までの統合教育
 - (2) アナリシス型からシンセシス型教育へ
 - (3) CADシステムを用いたLSI設計教育
- の必要性が強調されている。

また、教育方法としては次の3つが考えられる。

- (1) 開発したプロセッサを教育用に使用する[11][12]。
- (2) 命令セットを固定したプロセッサを開発する[12]。
- (3) 自由に設計したアーキテクチャを実現する[4]。

各々の方法について文献[4][13]で詳細に検討され、(1),(2)について実施例が報告されている[11][12]。

ここでは学習者の個性を尊重し、また、アーキテクチャ設計を重視して、(3)の方法をとる。即ち、学習者が目標、知識、興味、能力、時間、労力などを考慮して自らアーキテクチャを決定する。この方法は多人数の一斉教育には適さないが、少人数で学習者の個人差が大きい場合、誰でも「それなりのプロセッサ」を完成できる点で非常に有効である。

設計されたアーキテクチャを本章で述べたMDボード上に実現する。本システムを用いると上記の必要性(1)～(3)はすべて満たされており、開発システムの設計環境とデバッグ環境が整っているので効果的である。(実習教育の詳細については文献[4]参照。)

4.7.2 開発されたプロセッサの例

つぎに実習教育において開発されたプロセッサの例を図4.16に示す。

(a) は8ビット2バス構造のプロセッサである。

アドレスバスが16ビットになっているためマイクロプログラムのステップ数が多くなる。

(b) は8ビット3バス構造のプロセッサで、汎用レジスタを1つにするとほぼ最小構成のプロセッサとなり、学生実習で設計するときの基本になると考えられる。このプロセッサを用いてKUE-CHIP[11]のエミュレーションが行われた。

(c) は16ビット1バス構造の演算回路を高速化したプロセッサであり、 π の値5000桁を約30分で計算できる(クロック4MHz)。


(d) は16ビット2バス構造の単純なプロセッサであり、アドレス空間を16ビットにするなら(a)より設計し易くマイクロプログラムも短くなる。

(e) は単純な形のマイクロプログラム制御部であり、(a)～(d)のプロセッサを制御できる。スタックを設けてマイクロサブルーチンを使用できる制御部や、アドレス部をデータとしてレジスタに取り込むことのできる制御部も開発されている。


(f) は(d)のLCA(XC3090)内の配置配線図である。

4.7.3 教育システムとしての評価

約4年間の実習教育に利用した結果、学習者が各自の条件にあったプロセッサを開発すれば、ほとんど完成させることができ、「独自の計算機」を完成させたときの満足感は大きく、将来の自信にも




(a) 8ビット2バス構造のプロセッサ




(b) 8ビット3バス構造のプロセッサ

図4.16 設計例




(c) 16ビット1バス構造のプロセッサ



(d) 16ビット2バス構造のプロセッサ

図4.16 設計例(続き)



IOB: 入出力バッファ MUX: マルチプレクサ
R0~R3: レジスタ LAT: ラッチ
ALU: 算術論理演算器 Acc: アキュムレータ
SHF: シフタ IR: 命令レジスタ
PCh(l): プログラムカウンタ上位(下位)
MARh(l): メモリアドレスレジスタ上位(下位)
CMAR: 制御メモリアドレスレジスタ
SEL: セレクタ
状態条件: フラグ, 割込み, 命令の一部など
点線はマイクロ命令ロードのときに使用

(e) マイクロプログラム制御部

図4.16 設計例(続き)



(f) (d)のLCA(XC3090)内での配置配線図

図4.16 設計例(続き)

つながっている。また、プログラミングの段階になって機械語の重要性に対する認識が深まり、既存の計算機の命令セットを考え直すよい機会になっている。

教育システムとして用いた場合、本システムは制御メモリにRAMを用いたマイクロプログラム制御方式の採用と、パーソナルコンピュータを利用したデバッグ環境が他の方法に比べて優れた特徴になっており、学部上級の半年から1年間の実習教育用として十分なシステムである。しかし、プロセッサチップにFPGA(XC4010, 1万ゲート相当)を使用していることから実装規模が制限され、LSI化が論理回路部分に限られる問題がある。また、複雑な順序回路の設計実習のために結線制御方式のプロセッサの開発教育にも対応する必要がある。

4.8 おわりに

すべてRAM構造のLSI(LCAとRAM)から成るプロセッサ開発用のボードとその支援環境を開発し、計算機工学の実習教育に応用して効果を上げている。本システムを利用すると、設計したプロセッサを配線作業なしに直ちに実装し、実機で検証できる点が特に有効であり、多数のプロセッサが開発されている。

しかし、処理速度と利用できるゲート数の問題からまだ実用的な

プロセッサは開発されていない。ゲート数の問題を解決するにはチップの集積度の向上を待つと同時にF P I C (Field Programmable Interconnect Device)[15]などを用いたマルチチップシステムに拡張する必要がある。また、処理速度の向上のためと、現状では制御メモリをチップに内蔵することは難しいために、結線制御化を考えなければならない。マイクロプログラム制御方式で検査済みのプロセッサの制御部を結線制御に変換する方法を検討した。これらの方法で変換した場合どの程度の規模の回路が得られるか確かめる必要がある。

参 考 文 献

- [1] 赤星博輝, 安浦寛人: 計算機アーキテクチャ設計支援に関する考察, 情報処理学会研究報告93-DA-68-7(1993).
- [2] 富田昌宏, 澄川文徳, 菅沼直昭, 平野浩太郎: 汎用エンジン R M - II の構成, 情報処理学会論文誌, Vol. 35, No. 4, pp. 636-644 (1994).
- [3] 井上訓行: F P G Aを用いたマイクロプロセッサ開発システムとその教育への応用, 電子情報通信学会技術研究報告, CPSY94-58(1994).
- [4] 井上訓行: 計算機アーキテクチャ教育とその支援環境, 情報処

理学会論文誌, Vol. 35, No. 2, pp. 155-163(1994).

- [5] 古田勇次, 岡田光博, 井上訓行: 計算機ハードウェア教育のための支援システムの開発, 情報処理学会第44回全国大会, 2S-2(1992).
- [6] Thomas R. Clark: Fitting Programmable logic, IEEE Spectrum, Vol. 29, No. 3, pp. 36-39(1992).
- [7] 萩原宏: マイクロプログラミング, 産業図書(1977).
- [8] 馬場敬信: マイクロプログラム記述言語とその処理系, 情報処理, Vol. 28, No. 12, pp. 1573-1584(1987).
- [9] 当麻善弘: 順序回路論, 昭晃堂(1976).
- [10] 洪井二三男, 竹本宣弘: マイクロコンピュータインターフェース学習環境とその支援システム, 電子情報通信学会誌, Vol. 75, No. 5, pp. 488-495(1992).
- [11] 神原弘之, 安浦寛人: 計算機教育用マイクロコンピュータの開発とその応用, 情報処理, Vol. 33, No. 2, pp. 118-127(1992).
- [12] 末吉敏則: 教育へのF P G A応用例, 情報処理, Vol. 35, No. 6, pp. 519-529(1994).
- [13] 柴山潔, 新實治男: 大学における計算機アーキテクチャの教育方法に関する考察, 情報処理学会計算機アーキテクチャ研究会, 100-4(1993).

[14] XILINX Inc.:Programmable Gate Array Data Book(1993).

[15] Aptix Coop.:Programmable Interconnect Data Book(1993).

第5章 あとがき

本論文では論理ゲートを構成要素とした非同期式順序回路の設計法からFPGAを用いたマイクロプロセッサの設計開発システムまでを論じた。この過程で次の点が明らかにされた。

非同期回路の設計では、SRラッチの動作を解析し、ラッチの入力S, Rが $SR = 0$ を満たしていれば、入力の静的ハザードは出力に影響しないことを明らかにした。SRラッチによる非同期式順序回路の設計法で、SRラッチの入力表からS, Rを求めるとつねに $SR = 0$ は満たされるので、S, Rをハザードフリーにする必要はない。したがってクリティカルレースがないように状態割当されていれば、非同期回路をSRフリップフロップを用いた同期回路と同じ方法で設計できることを示した。(第2章)

フリップフロップの設計では、まず、マスタスレーブ型Dフリップフロップとエッジトリガ型Dフリップフロップは同一の遷移表から導かれるので、論理的に同じものであることを示した。次に、広く使用されているJKフリップフロップの中に、典型的なマスタスレーブ型とエッジトリガ型の他に、クロックが1の間に入力に変化すると誤動作をする第3の型のフリップフロップがあることを示し、広く使用されている各種の回路がどの型に属するかを明確にした。

最後に、SRラッチによる設計法を用いて、2種類の特殊なJKフリップフロップを設計し、既知の回路より優れた回路が得られている。(第3章)

マイクロプロセッサの設計では、プロセッサチップにFPGAを用いたマイクロプログラム制御方式のプロセッサを開発するシステムが構築されている。マイクロプログラム制御も結線制御も順序回路の1つの実現法であるという立場から、開発されたプロセッサの制御方式をデータプロセッサ部を変更せずに、マイクロプログラム制御方式から結線制御方式に変換する方法を検討し、いくつかの変換方法を示した。しかし、ここで示した方法でどの程度の回路が得られるかはわかっていない。これらの方法による変換の有効性を確かめることは今後の課題である。また、開発されたシステムは情報工学の計算機設計とアーキテクチャの実験実習教育に応用され、多数のプロセッサが開発され、教育用システムとしての有効性が確認されている。(第4章)

謝 辞

京都大学在学中よりご指導ご鞭撻を頂いている萩原宏京都大学名誉教授に心より感謝の意を表します。

本論文は京都産業大学において行ってきた研究をまとめたものである。この間、御指導と有益な御援助を頂き、特に第2章、第3章の研究に協力して頂いた奥川峻史同大学工学部教授に感謝の意を表します。また、第4章の教育システムの構築に御協力頂いた同大学卒業生の岡田光博氏と古田勇次氏に感謝致します。

本研究をまとめるにあたり、懇切なるご指導を頂いた長谷川利治京都大学大学院工学研究科教授および矢島脩三同教授と茨木俊秀同教授に深く感謝致します。

本論文をまとめる契機を与えて頂いた宮野高明京都産業大学経営学部教授と、深いご理解とご支援を頂いた黒住祥祐同大学工学部長に心より感謝致します。